數(shù)字電子技術(shù)復(fù)習(xí)題(本科)-資料下載頁
2025-04-17 01:43本頁面
【正文】 邏輯電路圖如下：用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計一個同步二、四分頻電路。解：選擇2個下降沿觸發(fā)的JK觸發(fā)器，并采用同步方案。 時鐘方程為： 電路次態(tài)卡諾圖： (4分) 可將它分解為2個卡諾圖，從而求得次態(tài)方程： 對比JK觸發(fā)器的特性方程： 可得驅(qū)動方程： （4分）邏輯電路圖如下： 時序圖：略。 (4分) 已知74LS161為帶異步清零、同步置數(shù)的4位二進制同步加法計數(shù)器。用74LS161設(shè)計一個十二進制的計數(shù)器，畫出其邏輯電路圖；解：若用74LS161的異步清零端實現(xiàn)，則要設(shè)計十二進制加法計數(shù)器，應(yīng)該用求得其歸零邏輯為：所以其邏輯圖1為： （6分）（4分）或者，用74LS161的同步置數(shù)端實現(xiàn)，則要設(shè)計十二進制加法計數(shù)器。應(yīng)該用求得其歸零邏輯為：所以其邏輯圖2為： （6分）（4分） 首先用門電路設(shè)計一個全加器電路，然后再用譯碼器和與非門實現(xiàn)，并畫出邏輯電路圖；解：根據(jù)題意，要實現(xiàn)全加器功能，所以其輸入變量應(yīng)含有兩個相加位Ai，Bi和低位來的進位Ci1。其輸出應(yīng)含有位的相加結(jié)果Si與本次相加是否向高位的進位Ci。由此，畫出輸入輸出關(guān)系如下圖： 其真值表： （2）寫出邏輯表達式。16
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1