【正文】 再出現(xiàn)的能力。施密特觸發(fā)器具有什么顯著特征？主要應(yīng)用有哪些？答：施密特觸發(fā)器的顯著特征有兩個：一是輸出電壓隨輸入電壓變化的曲線不是單值的，具有回差特性；二是電路狀態(tài)轉(zhuǎn)換時，輸出電壓具有陡峭的跳變沿。利用施密特觸發(fā)器的上述兩個特點，可對電路中的輸入電信號進(jìn)行波形整形、波形變換、幅度鑒別及脈沖展寬等。五、分析題（共25分）試用74LS161集成芯片構(gòu)成十二進(jìn)制計數(shù)器。要求采用反饋預(yù)置法實現(xiàn)。（7分）電路及時鐘脈沖、輸入端D的波形如圖7313所示，設(shè)起始狀態(tài)為“000”。試畫出各觸發(fā)器的輸出時序圖，并說明電路的功能。（10分）J1K1Q1J2K2Q2J3K3Q3DCPQ1圖731 Q2Q3CPD解：分析：（1）電路為同步的米萊型時序邏輯電路；（2）各觸發(fā)器的驅(qū)動方程：J1=D K1= J2=Q1n K2= J3=Q1n K3=各觸發(fā)器的次態(tài)方程： （3）根據(jù)上述方程，寫出相應(yīng)的邏輯功能真值表：CPDQ1n Q2n Q3nQ1n+1 Q2n+1 Q3n+11↓00 0 00 0 02↓10 0 01 0 03↓01 0 00 1 04↓00 1 00 0 15↓00 0 10 0 0從功能真值表中可看出，該電路屬于右移移位寄存器。其時序邏輯圖如圖中紅筆示。已知計數(shù)器的輸出端QQQ0的輸出波形如圖732所示，試畫出對應(yīng)的狀態(tài)轉(zhuǎn)換圖，并分析該計數(shù)器為幾進(jìn)制計數(shù)器。（8分）圖732 解：狀態(tài)轉(zhuǎn)換關(guān)系為：101→010→011→000→100→001→110。該計數(shù)器為七進(jìn)制計數(shù)器。第8章 檢測題 （共80分，100分鐘）一、填空題：（，共23分）一個存儲矩陣有64行、64列，則存儲容量為 4096 個存儲單元。存儲器容量的擴展方法通常有字 擴展、位 擴展和 字、位同時 擴展三種方式?？删幊踢壿嬈骷LD一般由 輸入緩沖 、 與陣列 、 或陣列 、 輸出緩沖 等四部分電路組成。按其陣列和輸出結(jié)構(gòu)的不同可分為PLA 、PAL 和GAL 等基本類型。計算機中的 內(nèi)存儲器 和 高速緩沖存儲器 統(tǒng)稱主存， CPU 可直接對主存進(jìn)行訪問。 內(nèi) 存儲器一般由半導(dǎo)體存儲器構(gòu)成，通常裝在計算機 主板 上，存取速度快，但容量有限； 高速緩沖 存儲器位于內(nèi)存與CPU之間，一般用來解決 存取速度 與存儲容量之間的矛盾，可提高整個系統(tǒng)的運行速度。計算機內(nèi)存使用的類型主要是 隨機存取 存儲器和 可編程邏輯 器件。按其存儲信息的功能可分為 只讀存儲器ROM 和隨 隨機存取存儲器RAM 兩大類。GAL16V8主要有 簡單型 、 復(fù)雜型 、 寄存器型 三種工作模式。PAL的與陣列 可編程 ，或陣列 固定 ；PLA的與陣列 可編程 ，或陣列 可編程 ；GAL的與陣列 可編程 ，或陣列 固定 。存儲器的主要技術(shù)指標(biāo)有 存儲容量 、 存取速度 、 功耗 、 可靠性 和集成度等。RAM主要包括 地址譯碼器 、 存儲矩陣 和 讀/寫控制 電路等部分。當(dāng)RAM中的片選信號＝ “1” 時，RAM被禁止讀寫，處于保持狀態(tài)；當(dāng)＝ “0” 時，RAM可在讀/寫控制輸入R/的作用下作讀出或?qū)懭氩僮鳌?ROM按照存儲信息寫入方式的不同可分為 固定 ROM、 可編程的 PROM、 可光擦除可編程 的EPROM和 可電擦除可編程 的E2PROM。1目前使用的 EPROM可多次寫入的存儲單元是在MOS管中置入 浮置柵 的方法實現(xiàn)的。二、判斷題（每小題1分，共7分）可編程邏輯器件的寫入電壓和正常工作電壓相同。 （錯）GAL可實現(xiàn)時序邏輯電路的功能，也可實現(xiàn)組合邏輯電路的功能。 （對）RAM的片選信號=“0”時被禁止讀寫。 （錯）EPROM是采用浮柵技術(shù)工作的可編程存儲器。 （對）PLA的與陣列和或陣列都可以根據(jù)用戶的需要進(jìn)行編程。 （對）存儲器的容量指的是存儲器所能容納的最大字節(jié)數(shù)。 （對）10241位的RAM中，每個地址中只有1個存儲單元。 （對）A B C Damp。 圖815三、選擇題（每小題2分，共20分）圖815輸出端表示的邏輯關(guān)系為（A）。A、ACD B、C、B D、利用電容的充電來存儲數(shù)據(jù)，由于電路本身總有漏電，因此需定期不斷補充充電（刷新）才能保持其存儲的數(shù)據(jù)的是（B）A、靜態(tài)RAM的存儲單元 B、動態(tài)RAM的存儲單元關(guān)于存儲器的敘述，正確的是(A)A、存儲器是隨機存儲器和只讀存儲器的總稱B、存儲器是計算機上的一種輸入輸出設(shè)備C、計算機停電時隨機存儲器中的數(shù)據(jù)不會丟失一片容量為1024字節(jié)4位的存儲器，表示有（C）個存儲單元。A、1024 B、4 C、4096 D、8一片容量為1024字節(jié)4位的存儲器，表示有（A）個地址。A、1024 B、4 C、4096 D、8只能讀出不能寫入，但信息可永久保存的存儲器是（A）A、ROM B、RAM C、PRAMROM中譯碼矩陣固定，且可將所有輸入代碼全部譯出的是（C）。A、ROM B、RAM C、完全譯碼器動態(tài)存儲單元是靠（B）的功能來保存和記憶信息的。A、自保持 B、柵極存儲電荷利用雙穩(wěn)態(tài)觸發(fā)器存儲信息的RAM叫（B）RAM。A、動態(tài) B、靜態(tài)在讀寫的同時還需要不斷進(jìn)行數(shù)據(jù)刷新的是（A）存儲單元。A、動態(tài) B、靜態(tài)四、簡答題：（10分）現(xiàn)有（1024B4）RAM集成芯片一個，該RAM有多少個存儲單元？有多少條地址線？該RAM含有多少個字？其字長是多少位？訪問該RAM時，每次會選中幾個存儲單元？答：該RAM集成芯片有4096個存儲單元；地址線為10根；含有1024個字，字長是4位；訪問該RAM時，每次會選中4個存儲單元。五、計算題：（每小題10分，共20分）試用ROM實現(xiàn)下面多輸出邏輯函數(shù)。解：與陣列 Y1A1B1C1或陣列 與陣列 Y2A1B1C1或陣列 D1與陣列 Y2A1B1C1或陣列 D11AB與陣列 C111D圖816I/O10241R/W CS A9…A0……或陣列 Y2試用1KB1位的RAM擴展成1KB4位的存儲器。說明需要幾片如圖816所示的RAM，畫出接線圖。解：用1KB1位的RAM擴展成1KB4位的存儲器，需用4片如圖1116所示的RAM芯片，接線圖為：I/O0I/O10241R/W CS A9…A0……I/O1I/O10241R/W CS A9…A0……I/O2I/O10241R/W CS A9…A0……I/O3I/O10241R/W CS A9…A0……A0R/W A9CS第9章 檢測題 （共80分，100分鐘）一、填空題：（，共21分）DAC電路的作用是將 輸入的數(shù)字 量轉(zhuǎn)換成 與數(shù)字量成正比的輸出模擬 量。ADC電路的作用是將 輸入的模擬 量轉(zhuǎn)換成 與其成正比的輸出數(shù)字 量。 DAC電路的主要技術(shù)指標(biāo)有 分辨率 、 絕對精度 和 非線性度 及 建立時間等 ；ADC電路的主要技術(shù)指標(biāo)有 相對精度 、 分辨率 和 轉(zhuǎn)換速度等 。DAC通常由 參考電壓 ， 譯碼電路 和 電子開關(guān) 三個基本部分組成。為了將模擬電流轉(zhuǎn)換成模擬電壓，通常在輸出端外加 運算放大器 。按解碼網(wǎng)絡(luò)結(jié)構(gòu)的不同，DAC可分為 R2RT形電阻 網(wǎng)絡(luò)、 R2R倒T形電阻 網(wǎng)絡(luò)和 權(quán)電阻 網(wǎng)絡(luò)DAC等。按模擬電子開關(guān)電路的不同，DAC又可分為 CMOS 開關(guān)型和 雙極型 開關(guān)型。模數(shù)轉(zhuǎn)換的量化方式有 四舍五入 法和 舍尾取整法 兩種。在模/數(shù)轉(zhuǎn)換過程中，只能在一系列選定的瞬間對輸入模擬量 采樣 后再轉(zhuǎn)換為輸出的數(shù)字量，通過 采樣 、 保持 、 量化 和 編碼 四個步驟完成。 雙積分 型ADC換速度較慢， 逐次逼近 型ADC轉(zhuǎn)換速度高。 逐次逼近 型ADC內(nèi)部有數(shù)模轉(zhuǎn)換器，因此 轉(zhuǎn)換速度 快。 倒T 型電阻網(wǎng)絡(luò)DAC中的電阻只有 R 和 2R 兩種，與 權(quán)電阻 網(wǎng)絡(luò)完全不同。而且在這種DAC轉(zhuǎn)換器中又采用了 高速電子開關(guān) ，所以 轉(zhuǎn)換速度 很高。ADC0809采用 CMOS 工藝制成的 8 位ADC，內(nèi)部采用 逐次比較 結(jié)構(gòu)形式。DAC0832采用的是 CMOS 工藝制成的雙列直插式單片 8 位數(shù)模轉(zhuǎn)換器。二、判斷題（每小題1分，共9分）DAC的輸入數(shù)字量的位數(shù)越多，分辯能力越低。 （錯）原則上說，R2R倒T形電阻網(wǎng)絡(luò)DAC輸入和二進(jìn)制位數(shù)不受限制。 （對）若要減小量化誤差ε，就應(yīng)在測量范圍內(nèi)增大量化當(dāng)量δ。 （錯）量化的兩種方法中舍尾取整法較好些。 （錯）ADC0809二進(jìn)制數(shù)據(jù)輸出是三態(tài)的，允許直接連CPU的數(shù)據(jù)總線。 （對）逐次比較型模數(shù)轉(zhuǎn)換器轉(zhuǎn)換速度較慢。 （錯）雙積分型ADC中包括數(shù)/模轉(zhuǎn)換器，因此轉(zhuǎn)換速度較快。 （錯）δ的數(shù)值越小，量化的等級越細(xì)，A/D轉(zhuǎn)換器的位數(shù)就越多。 （對）在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為相對精度。 （錯）三、選擇題（每小題2分，共20分）ADC的轉(zhuǎn)換精度取決于（A）。A、分辯率 B、轉(zhuǎn)換速度 C、分辨率和轉(zhuǎn)換速度對于n位DAC的分辨率來說，可表示為（C）。A、 B、 C、R2R梯形電阻網(wǎng)絡(luò)DAC中，基準(zhǔn)電壓源UR和輸出電壓u0的極性關(guān)系為（B）。A、同相 B、反相 C、無關(guān)采樣保持電路中，采樣信號的頻率fS和原信號中最高頻率成分fimax之間的關(guān)系是必須滿足（A）。A、fS≥2fimax B、fSfimax C、fS＝fimax如果ui＝0～10V，Uimax=1V，若用ADC電路將它轉(zhuǎn)換成n＝3的二進(jìn)制數(shù)，采用四舍五入量化法，其量化當(dāng)量為（B）。A、1/8（V） B、2/15（V） C、1/4（V）DAC0832是屬于（A）網(wǎng)絡(luò)的DAC。A、R2R倒T型電阻 B、T型電阻 C、權(quán)電阻和其它ADC相比，雙積分型ADC轉(zhuǎn)換速度（A）。A、較慢 B、很快 C、極慢如果ui＝0～10V，Uimax=1V，若用ADC電路將它轉(zhuǎn)換成n＝3的二進(jìn)制數(shù)，采用四舍五入量化法的最大量化誤差為（A）。A、1/15（V） B、1/8（V） C、1/4（V）ADC0809輸出的是（A）A、8位二進(jìn)制數(shù)碼 B、10位二進(jìn)制數(shù)碼 C、4位二進(jìn)制數(shù)碼ADC0809是屬于（B）的ADC。A、雙積分型 B、逐次比較型四、計算設(shè)計題（共35分）如圖912所示電路中R＝8KΩ，RF＝1KΩ，UR＝－10V，試求： （1）在輸入四位二進(jìn)制數(shù)D＝1001時，網(wǎng)絡(luò)輸出u0＝？圖912RF∞R/23R/22R/2Rd3d2d1d0S3S2S1S0iFURuO—++iF（2）若u0＝，則可以判斷輸入的四位二進(jìn)制數(shù)D＝？（10分）解：①圖示電路X3～X0的狀態(tài)為1001，因此有：②，則I=I0=－，即輸入的四位二進(jìn)制數(shù)D=0001。在倒T形電阻網(wǎng)絡(luò)DAC中，若UR＝10V，輸入10位二進(jìn)制數(shù)字量為（1011010101），試求其輸出模擬電壓為何值？（已知RF＝R＝10KΩ）（6分）解：已知某一DAC電路的最小分辯電壓ULSB＝40mV，最大滿刻度輸出電壓UFSR＝，試求該電路輸入二進(jìn)制數(shù)字量的位數(shù)n應(yīng)是多少？（6分）解：圖913 u0dn2d2d1d021R2n3R2n2R2n1RSn2S2S1S0In—2I2I