【正文】 ct Memory Access DMA）是在外設和主存之間開辟一條直接數(shù)據(jù)通道，當設備的數(shù)據(jù)傳送準備好后，在專門硬件 DMA控制器的控制下，實現(xiàn)高速外設與主存之間的成批數(shù)據(jù)交換。 在 DMA方式下， CPU與 DMA控制器共享總線，通常有3種工作方式。 1)CPU暫停方式（獨占總線方式）： CPU響應 DMA請求后，讓出總線給 DMA控制器使用，直到數(shù)據(jù)全部傳送完畢， DMA控制器再把總線交還給 CPU。 2)周期挪用（周期竊?。┓绞剑涸?DMA控制器占用總線周期傳送數(shù)據(jù)期間，若 CPU在此 期間并不需要使用總線，它可繼續(xù)執(zhí)行指令；若 CPU也要使用總線，則讓出一個總線周期給 DMA控制器使用， DMA控制器利用此總線周期控制傳送一個字，然后再把總線交還給 CPU。 3) CPU和 DMA控制器交替訪問內存方式 使用 DMA控制器的系統(tǒng) 1） DMA 控制器組成 DMA芯片內部至少有 4個寄存器 : 主存地址寄存器：存放讀 /寫的內存地址 100 字數(shù)計數(shù)器：存放傳送的字節(jié)數(shù)或字數(shù) 32 設備地址寄存器：使用的設備號或 I/O空間 地址，即定義需要的 I/O設備 4 方向寄存器：判斷是從 I/O設備讀數(shù)據(jù)還是 往 I/O設備寫數(shù)據(jù) 1（控制寄存器） 數(shù)據(jù)緩沖寄存器、 DMA請求線路及控制邏 輯、中斷控制邏輯 2） DMA操作步驟： DMA的數(shù)據(jù)傳送過程可分三個階段： DMA傳送前的預處理 （初始化，即 CPU用主程序為 DMA傳送作準備）：把有關數(shù)據(jù)來源、去向、傳送數(shù)據(jù)的總數(shù)和控制信息等事先通知DMA控制器。 數(shù)據(jù)傳送 ：當設備準備好傳送的數(shù)據(jù)后，就發(fā) DMA請求給 DMA控制器，由 DMA控制器發(fā)出總線請求，申請使用系統(tǒng)總線。在 DMA控制器獲得總線使用權（幾個設備同時請求需要判優(yōu)）后，就在 DMA控制器的控制下，開始 I/O設備與主存的數(shù)據(jù)交換。 傳送結束后處理 ： CPU響應中斷后，則停止原程序執(zhí)行，轉去執(zhí)行中斷服務程序，做一些 DMA結束處理工作，如對送入主存數(shù)據(jù)的檢驗，測試在傳送過程中是否發(fā)生錯誤等。 例：一個 DMA模塊采用周期竊取方法把字符傳輸?shù)酱鎯ζ?，設備的傳輸率為 9600位 /秒，處理器以 1 條指令 /秒的速度獲取指令，由于 DMA模塊，處理器將減慢多少？ 解：設備字符傳輸率 =9600/8=1200字符 /s 傳輸一個字符時間 T=1/1200秒，相當于一次DMA操作？。在 T時間內 CPU不能獲取的指令數(shù)目為 T 1 =833條 610610 43（ 12）、假定某計算機的 CPU主頻為 80MHz， CPI為 4，并且平均每條指令訪存 ，主存與 Cache之間交換的塊大小為 16B， Cache的命中率為 99%，存儲器總線寬度為 32位。請回答下列問題： （ 1）該計算機的 MIPS數(shù)是多少？平均每秒 Cache缺失的次數(shù)是多少？在不考慮 DMA傳送的情況下，主存帶寬至少達到多少才能滿足 CPU的訪存要求？ （ 2）假定在 Cache缺失的情況下訪問主存時，存在%的缺頁率，則 CPU平均每秒產生多少次缺頁異常？若頁面大小為 4KB，每次缺頁都需要訪問磁盤，訪問磁盤時 DMA傳送采用周期挪用方式，磁盤 I/O接口的數(shù)據(jù)緩沖寄存器為 32位，則磁盤 I/O接口平均每秒發(fā)出的 DMA請求次數(shù)至少是多少？ （ 3） CPU和 DMA控制器同時要求使用存儲器總線時，哪個優(yōu)先級更高？為什么？ （ 4）為了提高性能，主存采用 4體交叉存儲模式，工作時每 1/4周期啟動一個體。若每個體的存儲周期為50ns，則該主存能提供的最大帶寬是多少？ 解： (1)執(zhí)行一條指令時間： 4/（ 80*106） =50ns 每秒執(zhí)行指令條數(shù)： 1/50ns=20MIPS 每秒訪存次數(shù)： 20*106*=30*106 因 cache命中率為 99%，故每秒 cache缺失次數(shù)為： 30*106*1%=3*105 每秒訪存次數(shù) 3*105，訪存一次傳送一個數(shù)據(jù)塊16B,主存帶寬： 3*105*16B= （ 2）每秒缺頁異常： 3*105*%= 每秒發(fā)出 DMA請求次數(shù)： *(4KB/4B)=1K* (3)DMA控制器 （ 4）每個體存儲周期 50ns ,采用 4體交叉存儲模式，則存儲周期為 50/4,頻率為 4/50=80Mhz 每次傳輸 32位， 80M*4B=320 MB/s 選出的 Pentium 4 整數(shù)指令 Pentium 4指令 選出的 Pentium 4 整數(shù)指令 選出的 Pentium 4 整數(shù)指令 選出的 Pentium 4 整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC Ⅲ 指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 一些模擬的 UltraSPARC III指令 8051 指令集 8051 指令 8051 指令集 8051 指令集 8051 指令集 8051 指令集 ? Pentium 4 是一種典型的雙地址 32位 CISC 芯片 ,特殊的和不規(guī)則的尋址方式 , 有許多訪 問內存的指令。 UlteaAPARC Ⅲ 是一種現(xiàn)代的三地址 64位 RISC芯片，使用加載 /存儲結構，只有很少的 幾種尋址方式，有一個簡單而有效的指令集。 8051體系結構是一個小型嵌入式處理器， 目的是為了適應單片設計。 控制流 控制流指的是指令的動態(tài)執(zhí)行序列，也 就是程序執(zhí)行過程中的指令序列。 順序控制 :處理器實際執(zhí)行指令的動態(tài) 順序和指令在程序清單中的靜態(tài)順序相同 轉移 :指令在內存中的順序和動態(tài)執(zhí)行順 序不一致。 程序計數(shù)器和時間的函數(shù)關系 (a沒有跳轉 )(b)有跳轉 當過程結束它的任務時，它將控制權交還 給調用語句之后的語句或指令。 遞歸過程：過程直接或通過一串其他的過程間接調用自身。 協(xié)同過程 在一般的調用序列中，如果 A多次調用 B , B每次都從它的第一條語句開始執(zhí)行，而 A則 不會回到開始處 (不對稱 )。 協(xié)同 : 當 B返回 A時 ,A執(zhí)行調用后的語句； 當 A把控制權交給 B時 ,B從最近一次調用 A的下 面的語句開始執(zhí)行。 調用一個過程時，總是從該過程的第一條語句開始執(zhí)行 當協(xié)同過程繼續(xù)執(zhí)行時，從上次離開的地方執(zhí)行，而不是從開始處執(zhí)行 A A+1 B B+1 陷阱是一種自動的過程調用，程序在發(fā)生 某些條件時會自動調用它，這些條件通常很重 要而且不經常發(fā)生 陷阱的本質特征是它由程序本身產生的例 外條件引發(fā)的，由硬件或者微程序檢測。 產生陷阱的一些常見的條件有浮點數(shù)溢出 （上溢）、浮點數(shù)下溢、整數(shù)溢出、保護錯、 未定義的操作符、棧溢出、試圖啟動不存在的 I/O設備、試圖從奇地址讀取一個字以及除 0錯。 中斷是一種控制流的變化，產生中斷的 原因并不是正在運行的程序，而通常是和 I/O 有關的某些操作。 中斷和陷阱相同：中斷發(fā)生時暫停正在運行 的程序，并把控制權交給中斷處理程序，由中 斷處理程序執(zhí)行適當?shù)牟僮?，當中斷處理程? 完成工作之后，控制權又會交回被中斷的程序。 中斷和陷阱不同：陷阱和程序同步，而中 斷則是異步的。 CPU啟動外設后，繼續(xù)執(zhí)行程序，當外設準備好數(shù)據(jù)傳送后，向 CPU發(fā)中斷請求信號， CPU接到該信號后，在響應條件滿足時，暫停正在運行的程序，在保存好現(xiàn)行的現(xiàn)場信息后，轉去完成數(shù)據(jù)傳送工作，傳送完畢后返回原程序繼續(xù)執(zhí)行。 程序中斷可實現(xiàn) CPU與外設并行工作以及多臺外設的并行工作。 1）中斷的基本概念 中斷指 CPU中止現(xiàn)行程序的執(zhí)行，轉而執(zhí)行另一個更緊迫事件的程序，一旦處理完成，自動返回原來被中斷的程序。 ①中斷的功能 ： CPU與 I/O設備并行工作 程序錯誤和硬設備故障處理 實現(xiàn)人機交互 實時處理 多道程序分時運行 單步調試程序 ② 中斷源和中斷類型 中斷源是引起中斷的事件或發(fā)生中斷請求的來源。 按中斷源的不同類別，可把中斷分成內中斷和外中斷。 發(fā)生在主機內部的中斷稱為 內中斷 。內中斷有強迫中斷和自愿中斷 2種。 強迫中斷 ：是隨機產生的中斷，現(xiàn)行程序事先未知，當中斷出現(xiàn)后由中斷系統(tǒng)強行中止現(xiàn)行程序。強迫中斷產生的原因有硬件故障（如電源掉電、存儲器奇偶錯）和軟件故障（執(zhí)行非法指令、零除）等。 自愿中斷 ： 是出于計算機系統(tǒng)管理需要，自愿地進入中斷，是可以預料的。 由主機外部事件（如外設）引起的中斷稱為 外中斷 ，外中斷均為強迫中斷。 按中斷源是否提供向量地址可把中斷分為向量中斷和非向量中斷。 CPU響應中斷后，由中斷機構自動地將向量地址通知處理機，由向量地址指明中斷服務程序的入口地址，并實現(xiàn)程序切換，稱為向量中斷 。 非向量中斷 不能直接提供中斷服務程序入口地址，而要采用軟件（硬件）查詢措施最后找到服務程序入口地址，然后再轉入相應中斷服務程序。 ③ 多重中斷與單級中斷 在執(zhí)行中斷服務程序的過程中，如果只能為本次中斷服務，不允許打斷該服務程序，只有在服務程序完成后，才能響應新的請求，這種情況稱 單級中斷 。 如在一次服務程序執(zhí)行中，允許優(yōu)先級高的中斷源中斷級別低的中斷服務程序，稱為 多重中斷（中斷嵌套）。 ④ 中斷優(yōu)先級 為管理眾多的中斷請求，需要根據(jù)每個 (類 ) 中斷處理的緊迫程度，對中斷進行分級管理。當有多個中斷同時發(fā)生時，首先響應與處理優(yōu)先級最高的一個中斷請求。 ⑤ 中斷屏蔽 當產生中斷請求后用程序方式有選擇地封鎖部分中斷，而允許其余部分中斷仍得到響應，稱為中斷屏蔽。實現(xiàn)方法是為每個中斷源設置一個中斷屏蔽觸發(fā)器來屏蔽設備的中斷請求。（屏蔽寄存器、屏蔽碼） ⑥可屏蔽中斷與不可屏蔽中斷 CPU可以通過指令限制其發(fā)出中斷請求的中斷稱為可屏蔽中斷；一些中斷不允許執(zhí)行屏蔽，如電源掉電中斷，這類中斷稱為不可屏蔽中斷。 ⑦禁止中斷 如果由于某種原因，在很短一段時間內， 不允許 CPU接收任何中斷請求，稱為禁止中斷。在 CPU內部，設置一個 中斷允許 觸發(fā)器，該觸發(fā)器若為 1，允許中斷，若為 0，禁止中斷，可通過開、關中斷指令來置位和復位。 2）中斷過程 中斷過程由中斷請求、中斷響應、中斷處理和返回組成。 ① 中斷請求 中斷源發(fā)中斷請求需要 滿足 2個條件 ：外設工作已經完成和該外設中斷 未被屏蔽。 為了隨機接收異步設備的中斷請求，而又能保持與系統(tǒng)的同步，接口中設置請求中斷觸發(fā)器，當設備工作完成而且未被屏蔽時，在系統(tǒng)時鐘控制下，將請求 中斷觸發(fā)器 置為 1，把申請信號記錄下來，并由它向 CPU發(fā)中斷請求信號。全機的中斷觸發(fā)器構成中斷寄存器，其內容稱為中斷字或中斷碼。 外設的中斷請求信號通過線路（公用中斷請求線或各自的中斷請求線）傳送到 CPU。 ② 中斷響應（判優(yōu)） CPU收到中斷請求后，中止現(xiàn)行程序的執(zhí)行，轉去為某個設備服務的過程稱為中斷響應。 中斷響應需要滿足 3個條件 ： 中斷源有中斷請求、 CPU允許接受中斷請求（開中斷狀態(tài)）、一條指令執(zhí)行完。（ 無MDA請求） 中斷響應方案依據(jù)向量和非向量中斷而有所不同 。 非向量中斷（單線請求） 中斷響應即為 CPU進入中斷周期狀態(tài)，在中斷周期狀態(tài)下由 CPU執(zhí)行一條中斷隱指令（由硬件在中斷響應時產生）。這條隱指令主要完成 3個操作： 關中斷，保存斷點和識別中斷源，轉向中斷處理程序。 識別中斷源（找出優(yōu)先級最高的中斷源）： ※ 程序查詢法（軟件排隊判優(yōu)） ※ 硬件查詢法（菊花鏈判優(yōu)） 向量中斷（多線（獨