【正文】 ct Memory Access DMA）是在外設(shè)和主存之間開(kāi)辟一條直接數(shù)據(jù)通道，當(dāng)設(shè)備的數(shù)據(jù)傳送準(zhǔn)備好后，在專門(mén)硬件 DMA控制器的控制下，實(shí)現(xiàn)高速外設(shè)與主存之間的成批數(shù)據(jù)交換。 在 DMA方式下， CPU與 DMA控制器共享總線，通常有3種工作方式。 1)CPU暫停方式（獨(dú)占總線方式）： CPU響應(yīng) DMA請(qǐng)求后，讓出總線給 DMA控制器使用，直到數(shù)據(jù)全部傳送完畢， DMA控制器再把總線交還給 CPU。 2)周期挪用（周期竊?。┓绞剑涸?DMA控制器占用總線周期傳送數(shù)據(jù)期間，若 CPU在此 期間并不需要使用總線，它可繼續(xù)執(zhí)行指令；若 CPU也要使用總線，則讓出一個(gè)總線周期給 DMA控制器使用， DMA控制器利用此總線周期控制傳送一個(gè)字，然后再把總線交還給 CPU。 3) CPU和 DMA控制器交替訪問(wèn)內(nèi)存方式 使用 DMA控制器的系統(tǒng) 1） DMA 控制器組成 DMA芯片內(nèi)部至少有 4個(gè)寄存器 : 主存地址寄存器：存放讀 /寫(xiě)的內(nèi)存地址 100 字?jǐn)?shù)計(jì)數(shù)器：存放傳送的字節(jié)數(shù)或字?jǐn)?shù) 32 設(shè)備地址寄存器：使用的設(shè)備號(hào)或 I/O空間 地址，即定義需要的 I/O設(shè)備 4 方向寄存器：判斷是從 I/O設(shè)備讀數(shù)據(jù)還是 往 I/O設(shè)備寫(xiě)數(shù)據(jù) 1（控制寄存器） 數(shù)據(jù)緩沖寄存器、 DMA請(qǐng)求線路及控制邏 輯、中斷控制邏輯 2） DMA操作步驟： DMA的數(shù)據(jù)傳送過(guò)程可分三個(gè)階段： DMA傳送前的預(yù)處理 （初始化，即 CPU用主程序?yàn)?DMA傳送作準(zhǔn)備）：把有關(guān)數(shù)據(jù)來(lái)源、去向、傳送數(shù)據(jù)的總數(shù)和控制信息等事先通知DMA控制器。 數(shù)據(jù)傳送 ：當(dāng)設(shè)備準(zhǔn)備好傳送的數(shù)據(jù)后，就發(fā) DMA請(qǐng)求給 DMA控制器，由 DMA控制器發(fā)出總線請(qǐng)求，申請(qǐng)使用系統(tǒng)總線。在 DMA控制器獲得總線使用權(quán)（幾個(gè)設(shè)備同時(shí)請(qǐng)求需要判優(yōu)）后，就在 DMA控制器的控制下，開(kāi)始 I/O設(shè)備與主存的數(shù)據(jù)交換。 傳送結(jié)束后處理 ： CPU響應(yīng)中斷后，則停止原程序執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些 DMA結(jié)束處理工作，如對(duì)送入主存數(shù)據(jù)的檢驗(yàn)，測(cè)試在傳送過(guò)程中是否發(fā)生錯(cuò)誤等。 例：一個(gè) DMA模塊采用周期竊取方法把字符傳輸?shù)酱鎯?chǔ)器，設(shè)備的傳輸率為 9600位 /秒，處理器以 1 條指令 /秒的速度獲取指令，由于 DMA模塊，處理器將減慢多少？ 解：設(shè)備字符傳輸率 =9600/8=1200字符 /s 傳輸一個(gè)字符時(shí)間 T=1/1200秒，相當(dāng)于一次DMA操作？。在 T時(shí)間內(nèi) CPU不能獲取的指令數(shù)目為 T 1 =833條 610610 43（ 12）、假定某計(jì)算機(jī)的 CPU主頻為 80MHz， CPI為 4，并且平均每條指令訪存 ，主存與 Cache之間交換的塊大小為 16B， Cache的命中率為 99%，存儲(chǔ)器總線寬度為 32位。請(qǐng)回答下列問(wèn)題： （ 1）該計(jì)算機(jī)的 MIPS數(shù)是多少？平均每秒 Cache缺失的次數(shù)是多少？在不考慮 DMA傳送的情況下，主存帶寬至少達(dá)到多少才能滿足 CPU的訪存要求？ （ 2）假定在 Cache缺失的情況下訪問(wèn)主存時(shí)，存在%的缺頁(yè)率，則 CPU平均每秒產(chǎn)生多少次缺頁(yè)異常？若頁(yè)面大小為 4KB，每次缺頁(yè)都需要訪問(wèn)磁盤(pán)，訪問(wèn)磁盤(pán)時(shí) DMA傳送采用周期挪用方式，磁盤(pán) I/O接口的數(shù)據(jù)緩沖寄存器為 32位，則磁盤(pán) I/O接口平均每秒發(fā)出的 DMA請(qǐng)求次數(shù)至少是多少？ （ 3） CPU和 DMA控制器同時(shí)要求使用存儲(chǔ)器總線時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？ （ 4）為了提高性能，主存采用 4體交叉存儲(chǔ)模式，工作時(shí)每 1/4周期啟動(dòng)一個(gè)體。若每個(gè)體的存儲(chǔ)周期為50ns，則該主存能提供的最大帶寬是多少？ 解： (1)執(zhí)行一條指令時(shí)間： 4/（ 80*106） =50ns 每秒執(zhí)行指令條數(shù)： 1/50ns=20MIPS 每秒訪存次數(shù)： 20*106*=30*106 因 cache命中率為 99%，故每秒 cache缺失次數(shù)為： 30*106*1%=3*105 每秒訪存次數(shù) 3*105，訪存一次傳送一個(gè)數(shù)據(jù)塊16B,主存帶寬： 3*105*16B= （ 2）每秒缺頁(yè)異常： 3*105*%= 每秒發(fā)出 DMA請(qǐng)求次數(shù)： *(4KB/4B)=1K* (3)DMA控制器 （ 4）每個(gè)體存儲(chǔ)周期 50ns ,采用 4體交叉存儲(chǔ)模式，則存儲(chǔ)周期為 50/4,頻率為 4/50=80Mhz 每次傳輸 32位， 80M*4B=320 MB/s 選出的 Pentium 4 整數(shù)指令 Pentium 4指令 選出的 Pentium 4 整數(shù)指令 選出的 Pentium 4 整數(shù)指令 選出的 Pentium 4 整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC Ⅲ 指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 UltraSPARC III 中主要整數(shù)指令 一些模擬的 UltraSPARC III指令 8051 指令集 8051 指令 8051 指令集 8051 指令集 8051 指令集 8051 指令集 ? Pentium 4 是一種典型的雙地址 32位 CISC 芯片 ,特殊的和不規(guī)則的尋址方式 , 有許多訪 問(wèn)內(nèi)存的指令。 UlteaAPARC Ⅲ 是一種現(xiàn)代的三地址 64位 RISC芯片，使用加載 /存儲(chǔ)結(jié)構(gòu)，只有很少的 幾種尋址方式，有一個(gè)簡(jiǎn)單而有效的指令集。 8051體系結(jié)構(gòu)是一個(gè)小型嵌入式處理器， 目的是為了適應(yīng)單片設(shè)計(jì)。 控制流 控制流指的是指令的動(dòng)態(tài)執(zhí)行序列，也 就是程序執(zhí)行過(guò)程中的指令序列。 順序控制 :處理器實(shí)際執(zhí)行指令的動(dòng)態(tài) 順序和指令在程序清單中的靜態(tài)順序相同 轉(zhuǎn)移 :指令在內(nèi)存中的順序和動(dòng)態(tài)執(zhí)行順 序不一致。 程序計(jì)數(shù)器和時(shí)間的函數(shù)關(guān)系 (a沒(méi)有跳轉(zhuǎn) )(b)有跳轉(zhuǎn) 當(dāng)過(guò)程結(jié)束它的任務(wù)時(shí)，它將控制權(quán)交還 給調(diào)用語(yǔ)句之后的語(yǔ)句或指令。 遞歸過(guò)程：過(guò)程直接或通過(guò)一串其他的過(guò)程間接調(diào)用自身。 協(xié)同過(guò)程 在一般的調(diào)用序列中，如果 A多次調(diào)用 B , B每次都從它的第一條語(yǔ)句開(kāi)始執(zhí)行，而 A則 不會(huì)回到開(kāi)始處 (不對(duì)稱 )。 協(xié)同 : 當(dāng) B返回 A時(shí) ,A執(zhí)行調(diào)用后的語(yǔ)句； 當(dāng) A把控制權(quán)交給 B時(shí) ,B從最近一次調(diào)用 A的下 面的語(yǔ)句開(kāi)始執(zhí)行。 調(diào)用一個(gè)過(guò)程時(shí)，總是從該過(guò)程的第一條語(yǔ)句開(kāi)始執(zhí)行 當(dāng)協(xié)同過(guò)程繼續(xù)執(zhí)行時(shí)，從上次離開(kāi)的地方執(zhí)行，而不是從開(kāi)始處執(zhí)行 A A+1 B B+1 陷阱是一種自動(dòng)的過(guò)程調(diào)用，程序在發(fā)生 某些條件時(shí)會(huì)自動(dòng)調(diào)用它，這些條件通常很重 要而且不經(jīng)常發(fā)生 陷阱的本質(zhì)特征是它由程序本身產(chǎn)生的例 外條件引發(fā)的，由硬件或者微程序檢測(cè)。 產(chǎn)生陷阱的一些常見(jiàn)的條件有浮點(diǎn)數(shù)溢出 （上溢）、浮點(diǎn)數(shù)下溢、整數(shù)溢出、保護(hù)錯(cuò)、 未定義的操作符、棧溢出、試圖啟動(dòng)不存在的 I/O設(shè)備、試圖從奇地址讀取一個(gè)字以及除 0錯(cuò)。 中斷是一種控制流的變化，產(chǎn)生中斷的 原因并不是正在運(yùn)行的程序，而通常是和 I/O 有關(guān)的某些操作。 中斷和陷阱相同：中斷發(fā)生時(shí)暫停正在運(yùn)行 的程序，并把控制權(quán)交給中斷處理程序，由中 斷處理程序執(zhí)行適當(dāng)?shù)牟僮鳎?dāng)中斷處理程序 完成工作之后，控制權(quán)又會(huì)交回被中斷的程序。 中斷和陷阱不同：陷阱和程序同步，而中 斷則是異步的。 CPU啟動(dòng)外設(shè)后，繼續(xù)執(zhí)行程序，當(dāng)外設(shè)準(zhǔn)備好數(shù)據(jù)傳送后，向 CPU發(fā)中斷請(qǐng)求信號(hào)， CPU接到該信號(hào)后，在響應(yīng)條件滿足時(shí)，暫停正在運(yùn)行的程序，在保存好現(xiàn)行的現(xiàn)場(chǎng)信息后，轉(zhuǎn)去完成數(shù)據(jù)傳送工作，傳送完畢后返回原程序繼續(xù)執(zhí)行。 程序中斷可實(shí)現(xiàn) CPU與外設(shè)并行工作以及多臺(tái)外設(shè)的并行工作。 1）中斷的基本概念 中斷指 CPU中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)而執(zhí)行另一個(gè)更緊迫事件的程序，一旦處理完成，自動(dòng)返回原來(lái)被中斷的程序。 ①中斷的功能 ： CPU與 I/O設(shè)備并行工作 程序錯(cuò)誤和硬設(shè)備故障處理 實(shí)現(xiàn)人機(jī)交互 實(shí)時(shí)處理 多道程序分時(shí)運(yùn)行 單步調(diào)試程序 ② 中斷源和中斷類型 中斷源是引起中斷的事件或發(fā)生中斷請(qǐng)求的來(lái)源。 按中斷源的不同類別，可把中斷分成內(nèi)中斷和外中斷。 發(fā)生在主機(jī)內(nèi)部的中斷稱為 內(nèi)中斷 。內(nèi)中斷有強(qiáng)迫中斷和自愿中斷 2種。 強(qiáng)迫中斷 ：是隨機(jī)產(chǎn)生的中斷，現(xiàn)行程序事先未知，當(dāng)中斷出現(xiàn)后由中斷系統(tǒng)強(qiáng)行中止現(xiàn)行程序。強(qiáng)迫中斷產(chǎn)生的原因有硬件故障（如電源掉電、存儲(chǔ)器奇偶錯(cuò)）和軟件故障（執(zhí)行非法指令、零除）等。 自愿中斷 ： 是出于計(jì)算機(jī)系統(tǒng)管理需要，自愿地進(jìn)入中斷，是可以預(yù)料的。 由主機(jī)外部事件（如外設(shè)）引起的中斷稱為 外中斷 ，外中斷均為強(qiáng)迫中斷。 按中斷源是否提供向量地址可把中斷分為向量中斷和非向量中斷。 CPU響應(yīng)中斷后，由中斷機(jī)構(gòu)自動(dòng)地將向量地址通知處理機(jī)，由向量地址指明中斷服務(wù)程序的入口地址，并實(shí)現(xiàn)程序切換，稱為向量中斷 。 非向量中斷 不能直接提供中斷服務(wù)程序入口地址，而要采用軟件（硬件）查詢措施最后找到服務(wù)程序入口地址，然后再轉(zhuǎn)入相應(yīng)中斷服務(wù)程序。 ③ 多重中斷與單級(jí)中斷 在執(zhí)行中斷服務(wù)程序的過(guò)程中，如果只能為本次中斷服務(wù)，不允許打斷該服務(wù)程序，只有在服務(wù)程序完成后，才能響應(yīng)新的請(qǐng)求，這種情況稱 單級(jí)中斷 。 如在一次服務(wù)程序執(zhí)行中，允許優(yōu)先級(jí)高的中斷源中斷級(jí)別低的中斷服務(wù)程序，稱為 多重中斷（中斷嵌套）。 ④ 中斷優(yōu)先級(jí) 為管理眾多的中斷請(qǐng)求，需要根據(jù)每個(gè) (類 ) 中斷處理的緊迫程度，對(duì)中斷進(jìn)行分級(jí)管理。當(dāng)有多個(gè)中斷同時(shí)發(fā)生時(shí)，首先響應(yīng)與處理優(yōu)先級(jí)最高的一個(gè)中斷請(qǐng)求。 ⑤ 中斷屏蔽 當(dāng)產(chǎn)生中斷請(qǐng)求后用程序方式有選擇地封鎖部分中斷，而允許其余部分中斷仍得到響應(yīng)，稱為中斷屏蔽。實(shí)現(xiàn)方法是為每個(gè)中斷源設(shè)置一個(gè)中斷屏蔽觸發(fā)器來(lái)屏蔽設(shè)備的中斷請(qǐng)求。（屏蔽寄存器、屏蔽碼） ⑥可屏蔽中斷與不可屏蔽中斷 CPU可以通過(guò)指令限制其發(fā)出中斷請(qǐng)求的中斷稱為可屏蔽中斷；一些中斷不允許執(zhí)行屏蔽，如電源掉電中斷，這類中斷稱為不可屏蔽中斷。 ⑦禁止中斷 如果由于某種原因，在很短一段時(shí)間內(nèi)， 不允許 CPU接收任何中斷請(qǐng)求，稱為禁止中斷。在 CPU內(nèi)部，設(shè)置一個(gè) 中斷允許 觸發(fā)器，該觸發(fā)器若為 1，允許中斷，若為 0，禁止中斷，可通過(guò)開(kāi)、關(guān)中斷指令來(lái)置位和復(fù)位。 2）中斷過(guò)程 中斷過(guò)程由中斷請(qǐng)求、中斷響應(yīng)、中斷處理和返回組成。 ① 中斷請(qǐng)求 中斷源發(fā)中斷請(qǐng)求需要 滿足 2個(gè)條件 ：外設(shè)工作已經(jīng)完成和該外設(shè)中斷 未被屏蔽。 為了隨機(jī)接收異步設(shè)備的中斷請(qǐng)求，而又能保持與系統(tǒng)的同步，接口中設(shè)置請(qǐng)求中斷觸發(fā)器，當(dāng)設(shè)備工作完成而且未被屏蔽時(shí)，在系統(tǒng)時(shí)鐘控制下，將請(qǐng)求 中斷觸發(fā)器 置為 1，把申請(qǐng)信號(hào)記錄下來(lái)，并由它向 CPU發(fā)中斷請(qǐng)求信號(hào)。全機(jī)的中斷觸發(fā)器構(gòu)成中斷寄存器，其內(nèi)容稱為中斷字或中斷碼。 外設(shè)的中斷請(qǐng)求信號(hào)通過(guò)線路（公用中斷請(qǐng)求線或各自的中斷請(qǐng)求線）傳送到 CPU。 ② 中斷響應(yīng)（判優(yōu)） CPU收到中斷請(qǐng)求后，中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去為某個(gè)設(shè)備服務(wù)的過(guò)程稱為中斷響應(yīng)。 中斷響應(yīng)需要滿足 3個(gè)條件 ： 中斷源有中斷請(qǐng)求、 CPU允許接受中斷請(qǐng)求（開(kāi)中斷狀態(tài)）、一條指令執(zhí)行完。（ 無(wú)MDA請(qǐng)求） 中斷響應(yīng)方案依據(jù)向量和非向量中斷而有所不同 。 非向量中斷（單線請(qǐng)求） 中斷響應(yīng)即為 CPU進(jìn)入中斷周期狀態(tài)，在中斷周期狀態(tài)下由 CPU執(zhí)行一條中斷隱指令（由硬件在中斷響應(yīng)時(shí)產(chǎn)生）。這條隱指令主要完成 3個(gè)操作： 關(guān)中斷，保存斷點(diǎn)和識(shí)別中斷源，轉(zhuǎn)向中斷處理程序。 識(shí)別中斷源（找出優(yōu)先級(jí)最高的中斷源）： ※ 程序查詢法（軟件排隊(duì)判優(yōu)） ※ 硬件查詢法（菊花鏈判優(yōu)） 向量中斷（多線（獨(dú)