[工學(xué)]第8章可編程邏輯器件-資料下載頁
2025-03-22 09:04本頁面
【正文】 的軟件。 90年代以來， PLD開發(fā)系統(tǒng)軟件開始向集成化方向發(fā)展。一些 PLD產(chǎn)品公司都推出了集成化開發(fā)系統(tǒng)軟件（軟件包）。它通過一個設(shè)計程序管理軟件把一些優(yōu)秀 PLD開發(fā)軟件集成為一個軟件系統(tǒng)，在設(shè)計時技術(shù)人員可以靈活地調(diào)用這些資源完成設(shè)計工作。屬于這種集成化的軟件系統(tǒng)有 Xilinx公司的XACTS． 0， Lattice公司的 ISP Synario System等。 第八章 可編程邏輯器件 65 開發(fā)系統(tǒng)的硬件 包括計算機和編程器。 編程器是對 PLD進行寫人和擦除的專用裝置，能提供寫人或擦除操作所需要的電源電壓和控制信號，并通過串行接口從計算機接收編程數(shù)據(jù)，最終寫進 PLD中。 第八章 可編程邏輯器件 66 測試。將寫好數(shù)據(jù)的 PLD從編程器上取下，用實驗方法測試它的邏輯功能，檢查它是否達到了設(shè)計要求。 開始 邏輯抽象。得到邏輯函數(shù)式、真值表或狀態(tài)轉(zhuǎn)換表（圖） 選定 PLD的類型和型號 選定開發(fā)系統(tǒng)。 按編程語言的規(guī)定格式編寫源程序 上機運行。將源程序輸人計算機，并運行相應(yīng)的編譯程序或匯編程序，產(chǎn)生記錄 PLD編程數(shù)據(jù)的標準文件格式 JEDEC文件。 卸載。就是將 JEDEC文件由計算機送給編程器，再由編程器將編程數(shù)據(jù)寫人 PLD中。 PLD的編程步驟 第八章 可編程邏輯器件 67 在系統(tǒng)可編程邏輯器件（ ISP— PLD） ISP— PLD:In System Programmable PLD) 低密度 ISP— PLD 低密度 ISP— PLD是在 GAL電路的基礎(chǔ)上加進了寫人／擦除控制電路而形成的。例如 ispGAL16Z8，它的電路結(jié)構(gòu)框圖如圖 8． 8． l所示。在正常工作狀態(tài)下，附加的控制邏輯和移位寄存器不工作 第八章 可編程邏輯器件 68 圖 ispGAL16z8的電路結(jié)構(gòu)框圖 第八章 可編程邏輯器件 69 ● ispGAL16Z8有 3種不同的工作方式 正常方式 診斷方式 編程方式 工作方式由輸人控制信號 MODE和 SDI指定。 第八章 可編程邏輯器件 70 接通電源以后如 MOD=H、SDI=L，則自動進人正常工作狀態(tài) S0，與 GAL16V8的工作狀態(tài)相同。 當(dāng) MOD和 SDI同時變?yōu)楦唠娖剑?HH）以后，電路進人診斷方式 S1。 進入編程，將編程數(shù)據(jù)從SDI移入寄存器 將編程數(shù)據(jù)由 SDO從寄存器移出，進行校驗。 將數(shù)據(jù)寫入 E2CROM 第八章 可編程邏輯器件 71 高密度 ISPPLD 特點： ● 高密度 ISPPLD 也稱為 ispLSI ● 電路復(fù)雜 ● 功能強 （ ispLSI1032) 第八章 可編程邏輯器件 72 圖 32個通用模塊 GLB，Genreic Logic Block 64個 I/O單元 I/O Cell 全局布線區(qū)GRP（ Global Routing Pool) 輸出布線區(qū) ORP 輸出布線區(qū) ORP O R P O R P 8個專用輸入 時鐘網(wǎng)絡(luò) 第八章 可編程邏輯器件 73 第八章 可編程邏輯器件 74 圖 通用邏輯模塊（ GLB）電路結(jié)構(gòu) 可編程與陣列、乘積項共享或陣列、 OLMC組成 ● 通用邏輯模塊 CLB 第八章 可編程邏輯器件 75 圖 GLB的其他幾種連接模式 高速旁路模式 異或邏輯模式 單乘積項模式 第八章 可編程邏輯器件 76 ● 輸入輸出單元 IOC 第八章 可編程邏輯器件 77 圖 IOC的各種組態(tài) 第八章 可編程邏輯器件 78 ★ 編程需在計算機控制下進行 ?編寫原程序 ?運行開發(fā)系統(tǒng)軟件，產(chǎn)生編程數(shù)據(jù)和命令 ?通過接口，將數(shù)據(jù)和命令傳送給 ispLSI,進行編程 第八章 可編程邏輯器件 79 圖 LSI器件編程接口 編程使能輸入，高電平時 ispLSI正常工作，低電平時 IOC輸出為高阻態(tài)，允許編程。 串行時鐘輸入，為片內(nèi)提供時鐘 模式控制輸入 SDI：數(shù)據(jù)和命令串行輸入 SD：數(shù)據(jù)和命令串行輸出 第八章 可編程邏輯器件 80 ispGDs (In System Programmable Generic Digital Switch) 圖 Lattice公司的 ispGDs22結(jié)構(gòu) 可編程開關(guān)矩陣 可編程 IOC 第八章 可編程邏輯器件 81 第八章 可編程邏輯器件 82 本章小結(jié) ● 本章重點介紹了各種 PLD在電路結(jié)構(gòu)和性能上的特點，以及它們都能用來實現(xiàn)哪些邏輯功能，適用在哪些場合。 ● FPLA、 PAL、 GAL、 EPLD、 FPGA以及 ISP— PLD等。 FPLA、 PAL雙極型、熔絲工藝或 UVCMOS工藝，低密度 GAL、 E2CMOS 低密度 EPLD UVCMOS工藝，高密度 FPGACOMSSRAM，高密度 以上都需要編程期 以及 ISP— PLDE2CMOS ，高密度 第八章 可編程邏輯器件 83 習(xí)題 題 題 題
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1