數(shù)電講座-可編程邏輯器件(pld)課件-資料下載頁
2024-10-18 15:46本頁面
【正文】 ， 11腳也是公共三態(tài)控制信號輸入端 ， 但 CK和 是供給其他工作在 010模式下的 OLMC使用的 。 OE OE8. 4 通用陣列邏輯（ GAL） (12) 8. 4 通用陣列邏輯（ GAL） (13) 與邏輯陣列 與邏輯陣列 電子標(biāo)簽 電子標(biāo)簽 保留地址空間 結(jié)構(gòu)控制字 . . . 整體擦除 保留 加密單元 行 地 址 0 31 32 33 59 60 61 62 63 82位 63 0 五、 GAL的編程 8. 4 通用陣列邏輯（ GAL） (14) 32位乘積項禁止 4位XOR(n) 1位 SYN 8位AC1(n) 1位 AC0 4位XOR(n) 32位乘積項禁止 PT63PT32 1215 1219 1619 PT31PT0 結(jié)構(gòu)控制字 (82位 ) 六 、 其他類型的可編程邏輯器件 1） EPLD和 CPLD是從 PAL、 GAL發(fā)展起來的陣列型高密度PLD器件 ， 它們大多數(shù)采用了 CMOS EPROM、 E2PROM和快速閃存儲器等編程技術(shù) ， 具有高密度 、 高速度和低功耗等特點 。 它們至少包含三種結(jié)構(gòu)：可編程邏輯宏單元 、可編程 I/O單元 、 可編程內(nèi)部連線 。 8. 4 通用陣列邏輯（ GAL） (15) 2） FPGA結(jié)構(gòu)與陣列型可編程邏輯器件不同 ， 其結(jié)構(gòu)類似于掩膜可編程門陣列 （ MPGA） ,它有許多獨立的可編程邏輯模塊組成 ， 用戶可以通過編程將這些模塊連接起來實現(xiàn)不同的設(shè)計 。 FPGA兼容了 MPGA和陣列型 PLD兩者的優(yōu)點 ， 因而具有更高的集成度 、 更強的邏輯實現(xiàn)能力和更好的設(shè)計靈活性 。 3） 在系統(tǒng)可編程器件 （ ISPPLD） 是支持 ISP技術(shù)的可編程邏輯器件 ， ISP技術(shù)是指對器件 、 電路板或整個電子系統(tǒng)的邏輯功能可隨時進行修改或重構(gòu)的能力 ， 是一種先進的編程技術(shù) 。 ISPPLD可以擺脫編程器 ， 只需要通過計算機接口和編程電纜 ， 直接在目標(biāo)系統(tǒng)或印刷線路板上進行編程 ， 使用起來更加方便和靈活 。 8. 4 通用陣列邏輯（ GAL） (16)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1