【正文】 Q Q R 1D C1 Q Q R 1D C1 Q Q R 1 1 CLK RD D0 D1 D3 D3 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 輸入 輸出 RD CLK D Qn+1 Qn+1 0 0 1 1 ↑ 1 1 0 1 ↑ 0 0 1 1 0 Qn Qn Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 D0 D1 D2 D3 1D R C1 RD CLK ② 具有 三態(tài)輸出 的四位 緩沖 數(shù)據(jù)寄存器 (74173) 74173功能表 RD CLK G1 G2 M N Q1 Q2 Q3 Q4 1 0 0 0 0 0 0 0 0 0 0 0 D0 D1 D2 D3 0 1 0 0 Q0 Q1 Q2 Q3 0 1 0 0 Q0 Q1 Q2 Q3 1 1 Z ?：為緩沖器符號； ： 三態(tài)符號 。 ? 1D ? ▽ D0 Q0 D1 Q1 D2 Q2 D3 Q3 M N G1 G2 CLK amp。 amp。 R EN C1 RD ③ 8位可選址寄存器 (74259) 輸 入 RD EN 1 0 D Qi 選址鎖存 1 1 Qi Qi 保持 0 0 D L DMUX 0 1 L L 清零 選址 鎖存 輸出 未選址 鎖存 輸出 功能 n n n 功能表 地址輸入 A2 A1 A0 0 0 0 0 0 0 1 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 1 7 地址 鎖存 地址 選擇表 9,0D 10,0 D Q0 9,1D 10,1 D Q1 9,2D 10,2 D Q2 9,3D 10,3 D Q3 9,4D 10,4 D Q4 9,5D 10,5 D Q5 9,6D 10,6 D Q6 9,7D 10,7 D Q7 Z10 Z9 G8 2 1 0 } M 0 7 A0 A1 A2 EN D RD 邏輯符號 移位寄存器 功能 : 存放代碼 。 移位 . 分類 : 1) 按移位方向分類 : ① 單向移位寄存器 。 ② 雙向移位寄存器 . 2) 按輸入輸出的方式分類 : ① 串入 串出 。 ② 串入 并出 。 ③ 并入 串出 。 ④ 并入 并出 . 移位寄存器組成 : 移位寄存器中的存儲電路可用時鐘控制的無空翻的 D、 RS或 JK觸發(fā)器組成。 (1) 單向移位寄存器 a) 串入 串 /并出單向移存器 1D C1 Q F0 1D C1 Q F1 1D C1 Q F2 1D C1 Q F3 Vi 串行輸入 CLK 移位脈沖 Q0 Q1 Q2 Q3 串行 輸出 V0 各觸發(fā)器的狀態(tài)方程為 : nn QDQ 0111 ???nn QDQ 121 2 ???nn QDQ 2 31 3 ???In VDQ ??? 010（右移 ） 1 1 nnii? ?? 各觸發(fā)器初態(tài) 為 0, Vi依次輸入 1→0→1→1時的 波形圖 CLK Vi Q0 Q1 Q2 Q3 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 一. 在連續(xù)四個 CLK脈沖后 , 在 Q0、 Q Q2和 Q3端得到 并行輸出信號； 二. 若再連續(xù)輸入三個 CLK脈沖 ,可在串行輸出端得到串 行輸出信號。 (2) 串 /并入 — 串出單向移存器 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CLK 接收 V0 串行 輸出 串行 輸入 移位 脈沖 F0 F1 F2 F3 工作原理： 1) 串行輸入 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CLK 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 1 1 1 1 1 （左移 ） 11 nnii? ??2) 并行輸入 : R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CLK 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 0 1 1 1 1 0 0 0 0 ① 清零 ② 接收 (以 D0D1D2D3=1010為例 ) 11111 1 0 0 0 02. 雙向移位寄存器 多功能雙向移位寄存器 74194 CLR SA SB CLK 功能 0 清零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行置數(shù) ↑ ↑ ↑ ↑ 注意： 清零為 異步 ；置數(shù)為 同步 。 74194 3,4D D0 Q1 Q2 Q3 Q0 R CLR 1,4D 3,4D 3,4D 3,4D 2,4D D1 D2 D3 DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CLK SRG4 SAD0D1D2D3SBQ0Q1Q2Q3CDS RDS LS R G 47 4 1 9 4C L KC L R74194邏輯電路結構示意： 1D Q C1 Fi D0 D1 D2 D3 A1 A0 SA SB 1D Q C1 Fi+1 1D Q C1 Fi1 Qi1 Qi Qi+1 Qi+1 Qi Qi1 Di CLK R R R RD 用兩片 74194接成八位雙向移位寄存器 SAD0D1D2D3SBQ0Q1Q2Q3CDS RDS LSAC L KD0D1D2D3SBQ0Q1Q2Q3C L RS R G 4CDS RDS L7 4 1 9 4 ( 1 )S R G 47 4 1 9 4 ( 2 )DS RDS LA4A5A6A7A0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7SASB用 兩 片7 4 1 9 4接 成 八 位 雙 向 移 存 器 移位寄存器應用舉例 SAD0D1D2D3SBQ0Q1Q2Q3CDS RDS LSAC L KD0D1D2D3SBQ0Q1Q2Q3C L RS R G 4CDS RDS L7 4 1 9 4 ( 1 )S R G 47 4 1 9 4 ( 2 )11ZZ ’1Y7Y6Y5Y4Y3Y2Y1Y07 6 5 4 3 2 1 0E Namp。1S3S2S1A2A1A04 2 1B I N / O C T7 4 1 3 8例如 :A2A1A0=110時的工作波形 CP Z 再如 :A2A1A0=011時的工作波形 CP Z 當 3線 — 8線譯碼器的地址碼為 N時 ,可以得到 N+1分頻 的輸出脈沖 (1N7) 2. 串行加法器 n位移存器 (1) n位移存器 (2) n+1位移存器 (3) FA Q 1D C1 R Xn Yn DSR DSR Ci1 Ci Si xi yi Z n+1 n n 置數(shù) 清零 移位 脈沖 串行 輸出 并行 輸出 3. 串行累加器 n位移存器 (1) n位移存器 (2) FA Q 1D C1 R Xn Ci1 Ci Si xi yi n 清零 移位 脈沖 串行 輸出 并行 輸出 Z n 置數(shù) 脈沖 工作原理 : (1)輸入清零脈沖 ,使移位寄存器和進位觸發(fā)器清零 。 (2)輸入置數(shù)脈沖 ,將第一組數(shù)據(jù) X1并行存入移位寄 存器 (1)。 (3)輸入 n個移位脈沖 ,X1以串行的形式通過全加器 ,被 存入移位寄存器 (2)。 (4)再輸入置數(shù)脈沖 ,將第二組數(shù)據(jù) X2并行存入移位寄 存器 (1)。 (5)隨后輸入 n個移位脈沖 ,移位寄存器 (2)中的數(shù)據(jù) ,即 為 X1和 X2的和 . 4. 序列信號發(fā)生器 移位型序列信號發(fā)生器的一般框圖為： 組合電路 移位寄存器 … 輸出