【正文】 ? CT74109：雙帶預置清除 正觸發(fā) 邊沿 JK觸發(fā)器 CT7479邏輯符號 J CP K 1Q 1Q 1J 1K 1C SD RD 1R 1S J CP K 2Q 2Q 2J 2K 2C SD RD 2R 2S 異步 置 0 異步 置 1 保持 置 0 置 1 翻轉(zhuǎn) 0 1 Qn 0 1 Qn x x x x x x ? 0 0 ? 0 1 ? 1 0 ? 1 1 0 1 1 0 1 1 1 1 1 1 1 1 功能 Qn+1 CP J K RD SD CT7479功能表 78 JK觸發(fā)器的 HDL設(shè)計 (CT7472) ? CT7472的元件符號 ?主從結(jié)構(gòu)的 JK觸發(fā)器， J3 、 J J1是 3個具有與邏輯關(guān)系的 J輸入端， K3 、 KK1是 3個具有與邏輯關(guān)系的 K輸入端 ?將其作為 下降沿 觸發(fā)的 JK觸發(fā)器來設(shè)計 ? CT7472的特性表 異步復位 異步 置 位 不允 許 保持 置 0 置 1 翻 轉(zhuǎn) 0 1 x Qn 0 1 Qn X X X X X X X X X ? 0 0 ? 0 1 ? 1 0 ? 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 功能 Qn+1 CP J K RD SD ?設(shè)計分析 ? 根據(jù)特性表，分 3種情況，適合用 ifelse語句來描述 ? /RD=0時異步復位（ 異步復位優(yōu)先級最高 ） ? /SD =0時異步置位 ? CP下降沿到來時完成 JK FF的功能（ 4種功能，適于用 case語句來描述） 79 CT7472 的源程序 module CT7472(RDN,J1,J2,J3,CPN,K1,K2,K3,SDN,Q,QN)。 input RDN,J1,J2,J3,CPN,K1,K2,K3,SDN。 output Q,QN。 reg Q,QN。 wire J_SIG,K_SIG。 assign J_SIG = J3 amp。amp。 J2 amp。amp。 J1。 assign K_SIG = K3 amp。amp。 K2 amp。amp。 K1。 always @(negedge RDN or negedge SDN or negedge CPN) begin if (!RDN) begin Q = 139。b0。 QN = 139。b1。 end //異步復位 else if (!SDN) begin Q = 139。b1。 QN = 139。b0。 end //異步置位 else case ({J_SIG,K_SIG}) 239。b00: begin Q = Q。 QN = QN。 end //保持 239。b01: begin Q = 139。b0。 QN = 139。b1。 end //置 0 239。b10: begin Q = 139。b1。 QN = 139。b0。 end //置 1 239。b11: begin Q = !Q。 QN = !QN。 end //翻轉(zhuǎn) endcase end endmodule 采用行為描述方式 80 的時序仿真波形 0 0 1 1 1 0 0 1 下降沿觸發(fā) 81 維持阻塞 D觸發(fā)器 ? 邊沿觸發(fā)器的另一種電路結(jié)構(gòu)形式是 維持阻塞 結(jié)構(gòu)（直流反饋原理）。這種電路結(jié)構(gòu)在 TTL電路中使用較多。 ? 維持 就是在 CP期間使觸發(fā)器維持正確的電位； 阻塞 就是在 CP期間阻止觸發(fā)器產(chǎn)生不應有的動作。 ? 維持阻塞觸發(fā)器包括維持阻塞結(jié)構(gòu) RS、 JK和 D觸發(fā)器 置 0阻塞線 置 1維持線 置 0維持線 了解功能即可 ? 在 D=1時，置 1維持線和置 0阻塞線能保證使 G G2構(gòu)成的基本 RS觸發(fā)器 /SD=0、 /RD=1，觸發(fā)器 置 1，保證 CP＝ 1期間不發(fā)生空翻（干擾 D=0使 Q變?yōu)?）。 ? 當 D＝ 0時，置 0維持線保證 GG2構(gòu)成的基本 RS觸發(fā)器 /SD=/RD=0， 觸發(fā)器 置 0，從而保證CP＝ 1期間不發(fā)生空翻（使干擾 D=1不至于使 Q變?yōu)?1）。 amp。 amp。 amp。 amp。 amp。 amp。 Q Q SD RD CP D1 D2 G1 G2 G3 G6 G5 G4 基本 RS觸發(fā)器 SD RD 維持阻塞 D觸發(fā)器電路結(jié)構(gòu) 82 維持阻塞 D觸發(fā)器邏輯功能表示 功能表 異步置 0 異步置 1 置 0 置 1 0 1 0 1 X X X X ? 0 ? 1 0 1 1 0 1 1 1 1 功能 Qn+1 CP D RD SD 特性方程 時序圖（初態(tài) =0） CP D 維持阻塞 Q 鎖存器 Q ? 對于維持阻塞 D觸發(fā)器 ， 當 CP上升沿到來時 ， Q=D； ? 對于 D鎖存器 （ 鐘控 D觸發(fā)器 ） ， 當 CP為 1期間 ， Q=D。 如何進行HDL設(shè)計？ 特點： CP正跳變 時，觸發(fā)器才 接受輸入 數(shù)據(jù)； CP＝ CP＝ 0及 CP↓期間， 保持原態(tài) ，輸入數(shù)據(jù)變化不會影響觸發(fā)器狀態(tài) 。 CP 1Q 1Q 1C SD RD 1R 1S amp。 D1 D2 83 電位觸發(fā)器和邊沿觸發(fā)器的區(qū)別 ? 邊沿 觸發(fā)器為使數(shù)據(jù)可靠接收， 輸入數(shù)據(jù) 必須比約定時鐘跳變 提前 到達輸入端。電位 觸發(fā)器，只要 CP為約定電平，數(shù)據(jù)到來后立即被接收；但若輸入數(shù)據(jù)在 CP有效期間撤除，則觸發(fā)器狀態(tài)也隨之改變，故若要保持電位觸發(fā)器狀態(tài)不變，應使輸入數(shù)據(jù)延遲到 CP的約定電平消失后再撤除（如綠色線條所示） 。 ? 電位觸發(fā)器，在 CP的約定電平期間出現(xiàn)在數(shù)據(jù)輸入端的干擾信號易被接收。邊沿觸發(fā)器，在 CP=0 及 CP=1 期間出現(xiàn)在輸入端的正向及負向干擾信號均不會被接收 ——邊沿觸發(fā)器抗干擾能力強 ！ ? 用邊沿觸發(fā)器組成計數(shù)器或移位寄存器時不存在“空翻”現(xiàn)象；電位觸發(fā)器由于存在“空翻”現(xiàn)象，只能用作數(shù)碼寄存器，不能用作計數(shù)器或移位寄存器。 時序圖（初態(tài) =0） CP D 邊沿觸發(fā)器 Q 提前有效 輸入高電平消失 電位觸發(fā)器 Q 84 【 例 】 不帶置 0和置 1功能的 D觸發(fā)器的 HDL設(shè)計 module D_FF (CP,D,Q,QN)。 input CP,D。 output Q,QN。 reg Q,QN。 always @(posedge CP) begin Q = D。 QN = !Q。 end endmodule ? 行為描述方式 ?D觸發(fā)器為 邊沿 觸發(fā)器，這里假設(shè)為 上升沿 觸發(fā) 85 帶異步清 0、異步置 1端的 D觸發(fā)器的 HDL設(shè)計 【 例 】 帶異步清 0、 異步置 1端的 D觸發(fā)器 有 多 個沿觸發(fā)信號 （ clk、 reset、 set） module DFF1(q,qn,d,clk,set,reset)。 output q,qn。 input d,clk,set,reset。 reg q,qn。 always @(posedge clk or negedge set or negedge reset ) begin if(!reset) begin q=0。 //異步清零，低電平有效 qn=1。 end else if(! set) begin q=1。 //異步置 1，低電平有效 qn=0。 end else begin q=d。 qn=!q。//最好不要寫成“ qn=!d?！? end end endmodule 86 帶異步清 0、異步置 1端的 D觸發(fā)器仿真波形 87 帶同步清 0、同步置 1端的 D觸發(fā)器的 HDL設(shè)計 【 例 】 帶同步清 0、 同步置 1端的 D觸發(fā)器 只有 一 個沿觸發(fā)信號 clk module DFF2(q,qn,d,clk,set,reset)。 output q,qn。 input d,clk,set,reset。 reg q,qn。 always @(posedge clk) begin if(!reset) begin q=0。 //同步清零， 低 電平有效 qn=1。 end else if(!set) begin q=1。 //同步置 1， 低 電平有效 qn=0。 end else begin q=d。 qn=!q。//最好不要寫成“ qn=!d。” end end endmodule 88 帶同步清 0、同步置 1端的 D觸發(fā)器仿真波形 ? 同步清 0、 同步置 1：在時鐘信號控制下 同步 操作 ——即使reset或 set信號有效 ， 還必須等待時鐘信號也有效才能動作。 適合于清 0信號 、 置 1信號的有效時間較長而時鐘周期較短的場合 。 ? 異步清 0、 異步置 1：清 0和置 1操作不受時鐘信號控制 ——只要 reset信號下降沿到來 ， 觸發(fā)器就被清零；只要 set信號下降沿到來 ， 觸發(fā)器就被置 1。 適合于清 0信號 、 置 1信號的有效時間較短而時鐘周期較長的場合 觸發(fā)器的應用 觸發(fā)器存儲功能的應用 ?觸發(fā)器的應用之一是利用其記憶功能把需要保存的瞬態(tài)信號保存下來，直到需要清除時為止。 ?【 例 】 設(shè)計一個舉重裁判邏輯電路。在一個主裁判員和兩個副裁判員當中，只有包含主裁判員在內(nèi)的兩人以上認定試舉動作合格，并按下自己的按鈕時，則表示試舉成功的輸出信號 Z=1。而且，要求這個 Z=1的信號一直保持下去，直到工作人員按下清除按鈕為止。 89 【 例 】 解題思路 90 解： 由于三個裁判員按下按鈕發(fā)出的信號不能自行保持，而且按動的動作可能有先后、長短之別，所以需要用三個觸發(fā)器分別保存三個按鈕給出的信號。由于只要求觸發(fā)器有置 1和置 0功能即可，所以用 RS、JK、 D型觸發(fā)器均可，對結(jié)構(gòu)類型也無特定要求。 若選用基本 RS觸發(fā)器，則可用裁判員按下按鈕 A、 B、 C輸出的低電平信號接觸發(fā)器的 S 輸入端，作為 置