【正文】 。在每一個(gè)時(shí)鐘周期，提取這些地址和有關(guān)振幅采樣。系統(tǒng)中這些被抽樣幅度是預(yù)期的波形。如果時(shí)鐘頻率是恒定的，頻率可調(diào)輸出信號(hào)的地址可有不同提取步驟。直接數(shù)字頻率合成器由累加器，存儲(chǔ)器， DAC和低通濾波器組成。在每一個(gè)時(shí)鐘周期，輸出相位累加器是由頻率控制字累計(jì)，高左旋位輸出作為地址查詢存儲(chǔ)器。在ROM中，這些地址被轉(zhuǎn)換為預(yù)期波形的抽樣振幅。然后數(shù)模轉(zhuǎn)換器轉(zhuǎn)換采樣振幅為階梯波。在低通濾波器，平滑階梯波，輸出的是連續(xù)的模擬波形。假設(shè)時(shí)鐘頻率是fc，頻率控制字為K ，相位累加器為N位，則輸出頻率fout = （ K/2N ）fc，頻率分辨率是Δfmin = fc/2N 。根據(jù)奈奎斯特采樣標(biāo)準(zhǔn)，輸出頻率上限是fmax 。由于非理想特性的低通濾波器，DDS的輸出頻率上限的是fmax = 。3方案設(shè)計(jì)該系統(tǒng)的目標(biāo)是設(shè)計(jì)一個(gè)諧波信號(hào)發(fā)生器，其頻率相位和諧波比例可調(diào)。輸出波形是由基波，第三諧波，第五次諧波和第七次諧波構(gòu)成。頻率分辨率是1赫茲?？烧{(diào)范圍的初始階段為0~2π，其圖形分辨率為1?？烧{(diào)范圍的諧波比例為0~50％，其圖形分辨率是1％。根據(jù)設(shè)計(jì)要求，系統(tǒng)時(shí)鐘頻率是15MHz，相位累加器是24位。為了產(chǎn)生最多的EAB,采用2118位ROM。11位相位控制字是用來滿足初始階段的圖形分辨率。7位比例控制字采用正確設(shè)定的諧波比例。正如人們所知，相位截?cái)嗾`差的主要因素是輸出波形畸變。為避免出現(xiàn)這種情況，ROM大小必須成倍增加，但EAB的FPGA是有限的。因此，該算法壓縮的ROM基于系統(tǒng)中正弦波的對(duì)稱性。正弦波一期分為4個(gè)部分：[0~π/2]，[π/2~ π]，[π~3π/2]，[3π/2~2π]。使用對(duì)稱的正弦波，取樣振幅的第一部分都存儲(chǔ)在ROM。通過地址轉(zhuǎn)換和振幅轉(zhuǎn)換，一期正弦波的采樣振幅可以生成。通過這一手段，ROM大小是之前大小的四分之一。在相同的ROM中應(yīng)用這種方法，采樣點(diǎn)可提高4倍。采樣波振幅分塊存儲(chǔ)在ROM中。輸出相位累加器地址是（L+2）bit。低左旋位是用來查詢表的ROM，而高2位是用來識(shí)別階段部分。當(dāng)最高位為1 ，輸出的ROM表為對(duì)稱轉(zhuǎn)換的幅度變換器。當(dāng)?shù)诙€(gè)最高位是1 ，L型位地址為對(duì)稱轉(zhuǎn)換的地址轉(zhuǎn)換。4基于FPGA的系統(tǒng)設(shè)計(jì) 該系統(tǒng)可分為兩個(gè)功能模塊：正弦波代模塊和諧波合成模塊。正弦波代模塊是系統(tǒng)中關(guān)鍵的部分。它可分為階段累加器模塊和ROM壓縮模塊。Altera的FPGA EP2C5Q208C8是該系統(tǒng)的核心組成部分，VHDL語言用來設(shè)計(jì)整個(gè)系統(tǒng)。匯編和仿真使用Quartus Ⅱ 實(shí)現(xiàn)。相位累加器模塊由24位累加器和11位加法器組成的。系統(tǒng)時(shí)鐘所控制的是9位頻率控制字與24位累加器的相加的輸出。然后11位相位控制字增加了11位加法器和累加器的輸出。高13位的最后結(jié)果被用作處理查詢正弦數(shù)據(jù)查詢ROM模塊。正弦數(shù)據(jù)查詢ROM模塊是由地址轉(zhuǎn)換，振幅轉(zhuǎn)換器和ROM模塊組成的。13位地址相位累加器模塊分為三部分。最高位被用作觸發(fā)信號(hào)的幅度變換器。第二個(gè)最高位被用作觸發(fā)信號(hào)的地址轉(zhuǎn)換。低11位是用來查詢正弦數(shù)據(jù)查詢ROM模塊。然后取樣振幅產(chǎn)生正弦波。正弦波信號(hào)發(fā)生器模塊的仿真結(jié)果正確。頻率控制字設(shè)置為50，而相位控制字設(shè)置為180。當(dāng)時(shí)鐘控制信號(hào)變成低電平時(shí)，第一個(gè)產(chǎn)生數(shù)值是ROM模塊中地址為180時(shí)所對(duì)應(yīng)的正弦波的值。系統(tǒng)時(shí)鐘的每個(gè)上升沿產(chǎn)生波形數(shù)據(jù)地址所對(duì)應(yīng)的180，181，182，其產(chǎn)生的數(shù)值分別為76，76，77，77。諧波合成模塊完成的是基波，第三次諧波，第五次諧波和第七次諧波的合成。第三次，第五次和第七次諧波數(shù)據(jù)分別乘以其比例控制字。然后其相乘的結(jié)果再加上基波數(shù)據(jù)。其結(jié)果實(shí)現(xiàn)的是增強(qiáng)電路模塊。因?yàn)榛贔PGA很難實(shí)施多元化的浮點(diǎn)格式，調(diào)和比例的劃分結(jié)果分為分子和分母。分子被定義為比例控制字而分母為100。首先,諧波的數(shù)據(jù)是乘以這個(gè)比例控制字的乘數(shù)。然后，這個(gè)相乘后的結(jié)果再在觸發(fā)其里除以100。最后，剩下的是余數(shù)和商被保存了下來。使用Altera IP工具、乘法器和除法來實(shí)現(xiàn)器諧波合成模塊?？驁D的諧波合成將被顯示。諧波合成模塊的仿真結(jié)果正確。基波的頻率為50赫茲，其初始相位是0度。第三次諧波頻率為150赫茲，其初始相位是45度和比例為50%。第五次諧波頻率是250赫茲, 其初始相位是90度和比例是25%。第七次諧波頻率是350Hz, 其初始相位是135度和比例是17%。當(dāng)時(shí)鐘控制信號(hào)轉(zhuǎn)變成低電平時(shí)，諧波合成模塊開始產(chǎn)生所合成的諧波的數(shù)據(jù)。5測(cè)試結(jié)果經(jīng)過系統(tǒng)的設(shè)計(jì)，整體功能的測(cè)試。圖7顯示雙通道正弦波，其頻率為50赫茲和相位差是180度。圖8顯示雙通道正弦波，其頻率為50赫茲和相位差是120度。圖9顯示了諧波合成波形，其基波比例為100％，第三諧波的比例是25％，和第5次諧波的比例是10％。試驗(yàn)表明，波形參數(shù)可調(diào)諧波信號(hào)發(fā)生器滿足了設(shè)計(jì)要求。圖 7 雙通道正弦波（頻率50，相位差是180o ）圖 8 雙通道正弦波（頻率50，相位差是120o ）圖9 諧波合成波形6結(jié)論在電力系統(tǒng)的檢測(cè)領(lǐng)域，標(biāo)準(zhǔn)信號(hào)發(fā)生器模擬電力諧波非常精確的標(biāo)定功率檢測(cè)設(shè)備。為了解決這個(gè)問題，介紹了一種頻率，相位和諧波比例可調(diào)的諧波信號(hào)發(fā)生器。利用Altera的FPGA實(shí)現(xiàn)了整個(gè)系統(tǒng)的實(shí)施。試驗(yàn)結(jié)果表明，調(diào)整和穩(wěn)定精度的參數(shù)達(dá)到設(shè)計(jì)要求。這一主題提供了準(zhǔn)確的依據(jù)，穩(wěn)定運(yùn)行的電力檢測(cè)設(shè)備，具有強(qiáng)大的經(jīng)濟(jì)利益和社會(huì)價(jià)值。參考文獻(xiàn)[ 1 ]李曉明，曲秀杰，“DDS/FPGA在信號(hào)發(fā)生器的系統(tǒng)的應(yīng)用”，現(xiàn)代電子技術(shù)，2006年：7879[ 2 ]于育，鄭小琳，“基于FPGA的直接數(shù)字頻率合成正弦波發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)”，電子器件雜志，2005年：596599[ 3 ]. Taslakow，“改進(jìn)頻譜低頻的直接數(shù)字頻率合成器”，2000年的IEEE /頻率控制的環(huán)境影響評(píng)估國(guó)際研討會(huì)及展覽， 2000年：280284[ 4 ]楊力，李鎮(zhèn)，“多波形信號(hào)發(fā)生器的FPGA實(shí)現(xiàn)”，無線電工程系， 2005年：4648[ 5 ] . Betowski， V. Beiu，“思考階段累加器設(shè)計(jì)直接數(shù)字頻率合成器”，IEEE國(guó)際會(huì)議的神經(jīng)網(wǎng)絡(luò)和信號(hào)處理，2003年：176179[ 6 ] J. Vankka，“以正弦波直接數(shù)字頻率合成方法測(cè)繪階段”，1996年IEEE國(guó)際頻率控制專題討論會(huì)，1996年：942950[ 7 ] . Essenwanger， . Reinhardt，“正弦輸出統(tǒng)計(jì)局的調(diào)查，國(guó)家的藝術(shù)”，1998年IEEE國(guó)際頻率控制專題討論會(huì)，1998年：370376