【正文】 用戶的設計描述和中間設計結果。3．分析驗證子模塊該模塊包括各個層次的模擬驗證、設計規(guī)則的檢查、故障診斷等。4．綜合仿真子模塊該模塊包括各個層次的綜合工具，理想的情況是:從高層次到低層次的綜合仿真全部由EDA工具自動實現(xiàn)。5．布局布線子模塊該模塊實現(xiàn)由邏輯設計到物理實現(xiàn)的映射，因此與物理實現(xiàn)的方式密切相關。例如，最終的物理實現(xiàn)可以是門陣列、可編程邏輯器件等。由于對應的器件不同，因此各自的布局布線工具會有很大的差異。三、 EDA工具發(fā)展趨勢1．設計輸入工具的發(fā)展趨勢早期EDA工具設計輸入普遍采用原理圖輸入方式，由元件符號和連線組成。這種以文字和圖形作為設計載體的文件，可以將設計信息加載到后續(xù)的EDA工具，完成設計分析工作。原理圖輸入方式的優(yōu)點是直觀，能滿足以設計分析為主的一般要求，但是原理圖輸入方式不適于用EDA綜合工具。80年代末，電子設計開始采用新的綜合工具，設計描述開始由原理圖設計描述轉向以各種硬件描述語言為主的編程方式。用硬件描述語言描述設計，更接近系統(tǒng)行為描述，且便于綜合，更適于傳遞和修改設計信息，還可以建立獨立于工藝的設計文件，不便之處是不太直觀，要求設計師學會編程。很多電子設計師都具有原理圖設計的豐富經(jīng)驗，不具有編程經(jīng)驗，所以仍然希望繼續(xù)在比較熟悉的符號與圖形環(huán)境中完成設計，而不是利用編程完成設計。為此，EDA公司在90年代相繼推出一批圖形化免編程的設計輸入工具，它們允許設計師用他們最方便并熟悉的設計方式，如框圖、狀態(tài)圖、真值表和邏輯方程建立設計文件，然后由EDA工具自動生成綜合所需的硬件描述語言文件。例如，ALTA Group的設計工具，以框圖編輯器作為設計輸入工具，然后可以生成“C”和“VHDL”源代碼?！癈”代碼可送數(shù)字信號處理器DSP相關的開發(fā)系統(tǒng)，“VHDL”代碼則送EDA綜合工具。2．具有混合信號處理能力的EDA工具目前，數(shù)字電路設計的EDA工具遠比模擬電路的EDA工具多，模擬集成電路EDA工具開發(fā)的難度較大，但是，由于物理量本身多以模擬形式存在，所以實現(xiàn)高性能的復雜電子系統(tǒng)的設計離不開模擬信號。因此，90年代以來EDA工具廠商都比較重視數(shù)/?；旌闲盘栐O計工具的開發(fā)。對數(shù)字信號的語言描述IEEE己經(jīng)制定了VHDL標準，對模擬信號的語言描述正在制定AHDL標準，此外還提出了對微波信號的MHDL描述語言。3．發(fā)展更為有效的仿真工具通常，可以將電子系統(tǒng)設計的仿真過程分成兩個階段：即設計前期的系統(tǒng)級仿真和設計過程中的電路級仿真。系統(tǒng)級仿真主要驗證系統(tǒng)的功能；電路級仿真主要驗證系統(tǒng)的性能，決定怎樣實現(xiàn)設計所需的精度。在整個電子設計過程中仿真是花費時間最多的工作，也是占用EDA工具資源最多的一個環(huán)節(jié)。通常設計活動的大部分時間在做仿真，驗證設計的有效性、測試設計的精度、處理和保證設計要求等。仿真過程中仿真收斂的快慢同樣是關鍵因素之一。提高仿真的有效性一方面是建立合理的仿真算法，另一方面是系統(tǒng)級仿真中系統(tǒng)級模型的建模，電路級仿真中電路級模型的建模。預計在下一代EDA工具中，仿真工具將有一個較大的發(fā)展。4．開發(fā)更為理想的設計綜合工具今天，電子系統(tǒng)和電路的集成規(guī)模越來越大，幾乎不可能直接面向版圖做設計，若要找出版圖中的錯誤，更是難上加難。將設計者的精力從繁瑣的版圖設計和分析中轉移到設計前期的算法開發(fā)和功能驗證上，這是設計綜合工具要達到的目的。高層次設計綜合工具可以將低層次的硬件設計一直轉換到物理級的設計，實現(xiàn)不同層次和不同形式的設計描述轉換，通過各種綜合算法實現(xiàn)設計目標所規(guī)定的優(yōu)化設計。當然，設計者的經(jīng)驗在設計綜合中仍將起到重要的作用，自動綜合工具將有效地提高優(yōu)化設計的效率。設計綜合工具由最初的只能實現(xiàn)邏輯綜合，逐步發(fā)展到可以實現(xiàn)設計前端的綜合直至設計后端的版圖綜合以及測試綜合的理想且完整的綜合工具。設計前端的綜合工具也稱高層次綜合工具，可以實現(xiàn)從算法級的行為描述到寄存器傳輸級結構描述的轉換，給出滿足約束條件的硬件結構。在確定寄存器傳輸結構描述后，由邏輯綜合工具完成硬件的門級結構描述。邏輯綜合的結果將作為版圖綜合的輸入數(shù)據(jù)，進行版圖綜合。版圖綜合則是將門級和電路級的結構描述轉換成物理版圖的描述，版圖綜合時將通過自動交互的設計環(huán)境，實現(xiàn)按面積、速度和功率完成布局布線的優(yōu)化，實現(xiàn)最佳的版圖設計。人們希望將設計測試工作盡可能地提前到設計前期，以便縮短設計周期，減少測試費用，因此測試綜合貫穿在設計過程的始終。測試綜合可以消除設計中的冗余邏輯、診斷不可測的邏輯結構、自動插入可測性結構、生成測試向量，當整個電路設計完成時，測試設計也隨之完成。面對當今飛速發(fā)展的電子產(chǎn)品市場，電子設計人員需要更加實用、快捷的EDA工具，使用統(tǒng)一的集成化設計環(huán)境，改變優(yōu)先考慮具體物理實現(xiàn)方式的傳統(tǒng)設計思路，而將精力集中到設計構思、方案比較和尋找優(yōu)化設計等方面，以最快的速度開發(fā)出性能優(yōu)良、質量一流的電子產(chǎn)品。今后的EDA工具將向著功能強大、簡單易學、使用方便的方向發(fā)展。