組合邏輯電路：電路在任一時刻的輸出狀態(tài)僅由該時刻的輸-資料下載頁
2025-10-08 11:38本頁面
【導(dǎo)讀】根據(jù)邏輯電路圖,寫出輸出邏輯函數(shù)表達(dá)式;根據(jù)邏輯表達(dá)式,列出真值表;由真值表或表達(dá)式分析電路功能。為少數(shù)服從多數(shù)。A、B、C為1表示贊成，為0表示反對；A1A0>B1B0時，輸出F1=1；（6組）。A1A0=B1B0時，輸出F2=1；（4組）。解：設(shè)被比較的數(shù)分別為A=A1A0，B=B1B0；
【正文】 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 1 1 F1 F1=A1B1+A1A0B0+A0B1B0 A1A0 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 F2 F2=A1A0B1B0+ A1A0B1B0 + A1A0B1B0 + A1A0B1B0 畫卡諾圖化簡： F1 ：六組 0100,1000,1001,1100,1101,1110 F2：四組 0000, 0101,1010,1111 A1A0 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 1 1 F3 F3=A1B1+A1A0B0+A0B1B0 按 F F2和 F3表達(dá)式可方便地用門電路實現(xiàn)比較器的邏輯功能。 F3：六組 0001,0010,0011,0110,0111,1011 畫門電路 F1=A1B1+A1A0B0+A0B1B0 F3=A1B1+A1A0B0+A0B1B0 F2=A1A0B1B0+ A1A0B1B0 + A1A0B1B0 + A1A0B1B0
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1