【導(dǎo)讀】建立時間是指在觸發(fā)器時鐘沿到來前，數(shù)據(jù)信號保持不變的時間。如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability的情況。在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達該門的時間不一致叫競爭。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。答D觸發(fā)器的輸出端加非門接到D端，實現(xiàn)二分頻。狀態(tài)圖是以圖形方式表示輸出狀態(tài)轉(zhuǎn)換的條件和規(guī)律。用圓圈表示各狀態(tài)，圈內(nèi)注明狀態(tài)名和取值。電路設(shè)計可分類為同步電路和。異步電路主要是組合邏輯電路，用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鐘信。構(gòu)成的電路，其所有操作都是在嚴格的時鐘控制下完成的。的時鐘相位，直到兩個信號的相位同步。

　　

【正文】 ，則多半是因為晶振沒有起振。 另外還要注意的地方是，如果使用片內(nèi) ROM 的話（大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴 ROM 的了），一定要將 EA 引腳拉高，否則會出現(xiàn)程序亂跑的情況。有時用仿真器可以，而燒入片子不行，往往是因為 EA 引腳沒拉高的緣故（當(dāng)然，晶振沒起振也是原因只一）。經(jīng)過上面幾點的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時是因為電源濾波不好導(dǎo)致的。在單片機的電源引腳跟地引腳之間接上一個 的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如 220uF 的。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試（越靠近芯片越好）。 放大電路的頻率補償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子） 頻率補償目的就是減小時鐘和相位差，使輸入輸出頻率同步，以防頻率變化衰減或丟失！很多放大電路里都會用到鎖 相環(huán)頻率補償電路 頻率補償及實現(xiàn) ALT=發(fā)送端的視頻放大模塊設(shè)計參考電路。 以 PAL 制式的視頻信號為例，帶寬為 8MHz，彩色副載波為 ，色度信號帶寬 。視頻信號在雙絞線傳輸時，不同的頻率成分其衰減亦不同，在 48MHz 每百米衰減約 。信號的衰減隨線纜長度、信號頻率的增加而增加。 只有接收端接收信號幅度基本一致時，才能收到滿意的傳輸效果。理想的頻率補償曲線應(yīng)與衰減曲線互補，才可輸出滿意的接收信號。頻率補償?shù)幕舅枷爰锤鶕?jù)不同的衰減曲線視不同的頻率成分給出不同 的放大倍數(shù)，展寬通頻帶，從而實現(xiàn)均衡的視頻輸出。 可供選擇的補償方法很多。常用的有負反饋補償、發(fā)射極電容補償、電感補償?shù)?。負反饋補償使放大器增益下降，但改善了電路的穩(wěn)定性，展寬了電路的通頻帶，主要方法是在發(fā)射極接負反饋電阻 Re；發(fā)射極電容補償?shù)姆椒ㄊ墙o發(fā)射極電阻 Re1 并聯(lián)一個小電容 Ce1， Ce1 的阻抗隨頻率的升高而下降，則 Re1 對高分量的負反饋作用減弱，正好提升了高頻信號增益。實踐中 Re1 取 4070Ω， Re 取 47kΩ時， Ce1 取值在 1,0002,000pF；電感并聯(lián)補償主要是考慮三極管分布電容 的影響。 電路中設(shè)置電感，使其與分布電容振蕩在高頻端，實現(xiàn)高頻補償。較常見的補償電路是在三極管發(fā)射極并聯(lián) RC 電路， RC 電路的阻抗 Zc=1/ω C 隨著頻率的升高而減少，實現(xiàn)放大電路增益隨頻率的升高而增大。一個 RC 電路有一個中心頻率 f0，如果傳輸距離較長，可以通過并聯(lián)若干 RC 電路的辦法實現(xiàn)分段補償，參考電路如圖 3，各段補償電路的中心頻率由 R、 C 決定， f0=1/2πω RC。 ALT=圖 3：參考電路 更方便的補償措施是利用 NE592 的增益可調(diào)性能。如圖 4，調(diào)節(jié) RADJ 使 NE592 提供不同的幅頻 特性。故只需根據(jù)實際的衰減曲線選擇合適的 RADJ(R、 C 串聯(lián) )，可實現(xiàn)理想的頻率補償效果，且無須附加電路，而這也是高頻電路所期待的。實際上，在系統(tǒng)的發(fā)射端充分利用該特性對高頻分量實現(xiàn)預(yù)提升，可進一步提高傳輸距離，參考電路見圖 2。 實際應(yīng)用中，并非高頻補償越大越好，尤其對彩色信號，其 +1MHz 頻率范圍在黑白監(jiān)視器中屬于干擾信號，使圖像產(chǎn)生網(wǎng)紋。因此一味提升高頻增益恰恰適得其反。工程上不但要考慮高頻補償，還要考慮低頻補償、直流補償及三極管實際放大電路中分布電容的影響 頻率響應(yīng)，如：怎么才 算是穩(wěn)定的，如何改變頻響曲線的幾個方法 。（未知） 頻率響應(yīng)是指將一個以恒電壓輸出的音頻信號與系統(tǒng)相連接時，音箱產(chǎn)生的聲壓隨頻率的變化而發(fā)生增大或衰減、相位隨頻率而發(fā)生變化的現(xiàn)象，這種聲壓和相位與頻率的相關(guān)聯(lián)的變化關(guān)系稱為頻率響應(yīng)。也是指在振幅允許的范圍內(nèi)音響系統(tǒng)能夠重放的頻率范圍，以及在此范圍內(nèi)信號的變化量稱為頻率響應(yīng)，也叫頻率特性。在額定的頻率范圍內(nèi)，輸出電壓幅度的最大值與最小值之比，以分貝數(shù)（ dB）來表示其不均勻度 可以改變頻響曲線的帶寬 給出一個差 分運放，如何相位補償，并畫補償后的波特圖 。（凹凸） 答 1: 差分是放大兩個電壓之差的。相應(yīng)的有單端。單端只放大一個電壓信號。 答 2: 問問 puter00 單端運放的共模 ... 17 一般對于兩級或者多級的運放才需要補償。一般采用密勒補償。 例如兩級的全差分運放和兩級的雙端輸入單端輸出的運放，都可以采用密勒補償，在第二級（輸出級）進行補償。區(qū)別在于：對于全差分運放，兩個輸出級都要進行補償，而對于單端輸出的兩級運放，只要一個密勒補償。 基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大 器），優(yōu)缺點，特別是廣泛采用差分結(jié)構(gòu)的原因。 （未知） 差動放大電路是構(gòu)成多級直接耦合放大電路的基本單元電路。利用電路在結(jié)構(gòu)上的對稱性，可以有效抑制由于溫度變化引起晶體管參數(shù)變化造成的電路靜態(tài)工作點的漂移 差分放大電路對差模輸入信號有放大能力，差分放大電路對共模輸入信號有抑制作用 給出一差分電路，告訴其輸出電壓 Y+和 Y,求共模分量和差模分量 。（未知） Uic=( Y++Y)/2 Uid=( Y+Y) 選擇電阻時要考慮什么 選擇電阻是需要考慮電阻的功率 阻 值 允許加載在其兩端的最大電壓 允許通過的最大電流 等等 LC 正弦波振蕩器有哪幾種三點式振蕩電路 ，分別畫出其原理圖 LC 正弦波振蕩器是用 L、 C 元件組成選頻網(wǎng)絡(luò)的振蕩器，一般用來產(chǎn)生 1MHz 以上的高頻正弦信號。根據(jù) LC 調(diào)諧回路的不同連接方式， LC 正弦波振蕩器又可分為變壓器反饋式（或稱互感耦合式）、電感三點式和電容三點式三種 3 DAC 和 ADC 的實現(xiàn)各有哪些方法 ？（仕蘭微電子） 二、模數(shù)轉(zhuǎn)換器（ ADC） 模數(shù)轉(zhuǎn)換 指的是將輸入的模擬量轉(zhuǎn)換為數(shù)字量輸出，實現(xiàn)這種轉(zhuǎn)換功能的電路稱為模數(shù)轉(zhuǎn)換器，簡稱 ADC（ Analog Digital Converter）。 ADC 按工作原理的不同可分為直接 ADC 和間接 ADC。直接 ADC 有并聯(lián)比較型和逐次漸進型等，直接 ADC 的轉(zhuǎn)換速度快。間接 ADC 的轉(zhuǎn)換速度慢，如雙積分型 ADC。并聯(lián)比較型 ADC、逐次漸進型 ADC 和雙積分型 ADC 各有特點，應(yīng)用在不同的場合。高速且精度要求不高，可以選用并聯(lián)比較型 ADC；低速、精度高且抗干擾強的場合，可以選用雙積分型 ADC；逐次漸進型 ADC 兼顧了兩者的優(yōu)點，速度較快、精度較高、價格適中，應(yīng)用較為普遍。 AD 轉(zhuǎn)換要經(jīng)過采樣、保持、量化和編碼等過程。采樣 保持電路對輸入模擬信號進行采樣并保持，量化是對采樣信號進行分級，編碼則將分級后的信號轉(zhuǎn)換成二進制代碼。對模擬信號采樣時，必須滿足采樣定理。 一、數(shù)模轉(zhuǎn)換器 常見的數(shù) 模轉(zhuǎn)換電路（ DAC）有多種類型：權(quán)電阻網(wǎng)絡(luò) DAC、倒 T 形電阻網(wǎng)絡(luò) DAC、權(quán)電流網(wǎng)絡(luò) DAC 等。 數(shù)模轉(zhuǎn)換器 將輸入的二進制數(shù)字量轉(zhuǎn)換成與之成正比的模擬量；模數(shù)轉(zhuǎn)換器將輸入的模擬電壓轉(zhuǎn)換成與之成正比的二進制數(shù)字量 A/D 轉(zhuǎn)換 =模擬 /數(shù)字轉(zhuǎn)換，意思是模擬訊號轉(zhuǎn)換為數(shù)字訊號； D/A轉(zhuǎn)換 =數(shù)字 /模擬轉(zhuǎn)換，意思是數(shù)字訊號轉(zhuǎn)換為模擬訊號； ADC=模擬 /數(shù)字轉(zhuǎn)換 器， DAC=數(shù)字 /模擬轉(zhuǎn)換器 3 A/D 電路組成、工作原理。 （未知） ADC 的組成與 ADC 的電路形式 ADC 電路通常由兩部分組成，它們是： 采樣、保持電路 和 量化、編碼電路 。其中量化、編碼電路是最核心的部件，任何 ADC 轉(zhuǎn)換電路都必須包含這種電路。 ADC 電路的形式很多，通常可以并為兩類： 間接法： 它是將采樣 保持的模擬信號先轉(zhuǎn)換成與模擬量成正比的時間或頻率，然后再把它轉(zhuǎn)換位數(shù)字量。這種通常是采用時鐘脈沖計數(shù)器，它又被稱為計數(shù)器式。 它的工作特點是：工作速度低，轉(zhuǎn)換精度高，抗干擾能力強。 直接法： 通過 基準(zhǔn)電壓與采樣 保持信號進行比較，從而轉(zhuǎn)換位數(shù)字量。 它的工作特點是：工作速度高，轉(zhuǎn)換精度容易保證。 1一個四級的 Mux,其中第二級信號為關(guān)鍵信號如何改善 timing。（威盛 上海筆試試題） 靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計 進行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。 18 動態(tài)時序模擬就是通常的仿真，因為不可能產(chǎn)生完備的測試向量，覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題； 2化簡 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 卡諾圖化簡：一般是四輸入，記住 00 01 11 10 順序， 0 1 3 2 4 5 7 6 12 13 15 14 8 9 11 10 2為什么一個標(biāo)準(zhǔn)的倒相器中 P 管的寬長比要比 N 管的寬長比大？（仕蘭微電子） 和載流子有關(guān)， P 管是空穴導(dǎo)電， N 管電子導(dǎo)電，電子的遷移率大于空穴，同樣的電場下， N 管的電流大于 P 管，因此要增大 P 管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等 3利用 4 選 1 實現(xiàn) F(x,y,z)=xz+yz’。（未知） x,y 作為 4 選 1 的數(shù)據(jù)選擇輸入，四個數(shù)據(jù)輸入端分別是 z或者 z 的反相， 0， 1 3給一個表達式 f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量 的與非門實現(xiàn)（實際上就是化簡）。 化成最小項之和的形式后根據(jù) ~(~(A*B)*(~（ C*D） ))=AB+CD 4 D 觸發(fā)器和 D 鎖存器的區(qū)別。 （新太硬件面試） 緩沖器可以增加系統(tǒng)的負載能力，比如數(shù)據(jù)緩沖器。鎖存器可以實現(xiàn)對信號的暫時鎖存，增加系統(tǒng)的輸出能力。 4簡述 latch 和 filpflop 的異同。（未知） 結(jié)論 寄存器（ register)：一般是指邊沿觸發(fā)的觸發(fā)器，概念有點模糊。 鎖存器（ latch)：電平觸發(fā)。 觸發(fā)器（ flipflop)：邊沿觸發(fā) 在 fpga 中一般 避免用 latch，因為在 FPGA 中觸發(fā)器資源豐富，不用白不用， latch 由于是電平觸發(fā)的， 相對觸發(fā)器來說容易產(chǎn)生毛刺，電路不穩(wěn)定。 latch 的優(yōu)點是完成同一個功能所需要的門較觸發(fā)器要少，所以在 asic 中用的較多。 6 BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋） 非阻塞賦值：塊內(nèi)的賦值語句同時賦值，一般用在時序電路描述中 阻塞賦值：完成該賦值語句后才能做下一句的操作，一般用在組合邏輯描述中 7 sram， falsh memory，及 dram 的區(qū)別？（新太硬件面試） sram：靜態(tài)隨機存儲器，存取速度快，但容量小，掉電后數(shù)據(jù)會丟失，不像 DRAM 需要不停的 REFRESH，制造成本較高，通常用來作為快取 (CACHE) 記憶體使用 flash：閃存，存取速度慢，容量大，掉電后數(shù)據(jù)不會丟失 dram：動態(tài)隨機存儲器，必須不斷的重新的加強 (REFRESHED) 電位差量，否則電位差將降低至無法有足夠的能量表現(xiàn)每一個記憶單位處于何種狀態(tài)。價格比 sram 便宜，但訪問速度較慢，耗電量較大，常用作計算機的內(nèi)存使用。 DSP 最應(yīng)該懂得的問題 ？ TI DSP 的發(fā)展同集 成電路的發(fā)展一樣，新的 DSP 都是 ，但目前還有許多外圍電路是 5V的，因此在 DSP 系統(tǒng)中，經(jīng)常有 5V和 DSP 混接問題。在這些系統(tǒng)中，應(yīng)注意： 1)DSP 輸出給 5V的電路（如 D/A），無需加任何緩沖電路，可以直接連接。 2)DSP 輸入 5V的信號（如 A/D），由于輸入信號的電壓 4V，超過了 DSP 的電源電壓，DSP 的外部信號沒有保護電路，需要加緩沖，如 74LVC245 等，將 5V信號變換成 。 3)仿真器的 JTAG 口的信號也必須為 ，否則有可能損壞 DSP。 RAM大的 DSP 效率高？ 目前 DSP 發(fā)展的片內(nèi)存儲器 RAM 越來越大，要設(shè)計高效的 DSP 系統(tǒng)，就應(yīng)該選擇片內(nèi) RAM 較大的 DSP。片內(nèi) RAM同片外存儲器相比，有以下優(yōu)點： 1)片內(nèi) RAM 的速度較快，可以保證 DSP 無等待運行。 2)對于 C2020/C3x/C5000系列，部分片內(nèi)存儲器可以在一個指令周期內(nèi)訪問兩次，使得指令可以更加高效。 3)片內(nèi) RAM 運行穩(wěn)定，不受外部的干擾影響，也不會干擾外部。 4)DSP 片內(nèi)多總線，在訪問片內(nèi) RAM 時，不會影響其它總線的訪問，效率較高。 DSP 從 5V發(fā)展成 ？ 超 大規(guī)模集成電路的發(fā)展從 1um，發(fā)展到目前的 ，芯片的電源電壓也隨之降低，功耗也隨之降低。 DSP 也同樣 19 從 5V發(fā)展到目前的 ，核心電壓發(fā)展到 1V。目前主流的 DSP 的外圍均已發(fā)展為 ， 5V的 DSP 的價格和功耗都價格，以逐漸被 的 DSP 取代。 4 如何選擇 DSP 的電源芯片？ TMS320LF24xx： TPS7