【正文】 壓 UBE 維持不同的定值時(shí)， UBE 和 IB之間的一簇關(guān)系曲線，稱為共射極 輸入特性曲線，如圖 Z0119 所示。 二、輸出特性曲線 輸出特性曲線如圖 Z0120 所示。飽和時(shí)，三極管的發(fā)射給和集電 結(jié)都處于正向偏置狀態(tài)。在此區(qū)域內(nèi)，特性曲線近似于一簇平行等 14 距的水平線， Ic的變化量與 IB 的變量基本保持線性關(guān)系，即 Δ Ic=βΔ IB，且Δ Ic Δ IB ，就是說在此區(qū)域內(nèi)，三極管具有電流放大作用。當(dāng)然，以上也是相對(duì)來說 負(fù)反饋種類 （電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反 饋的優(yōu)點(diǎn)（降低放大器的增益 靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知） NAND flash 和 NOR flash 的區(qū)別 NOR 和 NAND 是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存技術(shù)。與 FAT16相似，稱為 SSFD（ SolidState Flash Disk）。 NAND 器件執(zhí)行擦除 操作是十分簡(jiǎn)單的，而 NOR 則要求在進(jìn)行擦除前 先要將目標(biāo)塊內(nèi)所有的位都寫為 0。 ● NAND 的實(shí)際應(yīng)用方式要比 NOR 復(fù)雜的多。 NAND 結(jié)構(gòu)能提供極高的單元密度 ,可以達(dá)到高存儲(chǔ)密度 ,并且寫入和擦除的速度也很快。（未知） 答案： FPGA 是可編程 ASIC。 接下來就是檢查復(fù)位引腳電壓是否正常。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè) 的電容會(huì)有所改善。理想的頻率補(bǔ)償曲線應(yīng)與衰減曲線互補(bǔ)，才可輸出滿意的接收信號(hào)。一個(gè) RC 電路有一個(gè)中心頻率 f0，如果傳輸距離較長(zhǎng)，可以通過并聯(lián)若干 RC 電路的辦法實(shí)現(xiàn)分段補(bǔ)償，參考電路如圖 3，各段補(bǔ)償電路的中心頻率由 R、 C 決定， f0=1/2πω RC。（未知） 頻率響應(yīng)是指將一個(gè)以恒電壓輸出的音頻信號(hào)與系統(tǒng)相連接時(shí)，音箱產(chǎn)生的聲壓隨頻率的變化而發(fā)生增大或衰減、相位隨頻率而發(fā)生變化的現(xiàn)象，這種聲壓和相位與頻率的相關(guān)聯(lián)的變化關(guān)系稱為頻率響應(yīng)。 例如兩級(jí)的全差分運(yùn)放和兩級(jí)的雙端輸入單端輸出的運(yùn)放，都可以采用密勒補(bǔ)償，在第二級(jí)（輸出級(jí)）進(jìn)行補(bǔ)償。直接 ADC 有并聯(lián)比較型和逐次漸進(jìn)型等，直接 ADC 的轉(zhuǎn)換速度快。 數(shù)模轉(zhuǎn)換器 將輸入的二進(jìn)制數(shù)字量轉(zhuǎn)換成與之成正比的模擬量；模數(shù)轉(zhuǎn)換器將輸入的模擬電壓轉(zhuǎn)換成與之成正比的二進(jìn)制數(shù)字量 A/D 轉(zhuǎn)換 =模擬 /數(shù)字轉(zhuǎn)換，意思是模擬訊號(hào)轉(zhuǎn)換為數(shù)字訊號(hào)； D/A轉(zhuǎn)換 =數(shù)字 /模擬轉(zhuǎn)換，意思是數(shù)字訊號(hào)轉(zhuǎn)換為模擬訊號(hào)； ADC=模擬 /數(shù)字轉(zhuǎn)換 器， DAC=數(shù)字 /模擬轉(zhuǎn)換器 3 A/D 電路組成、工作原理。 1一個(gè)四級(jí)的 Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善 timing。 （新太硬件面試） 緩沖器可以增加系統(tǒng)的負(fù)載能力，比如數(shù)據(jù)緩沖器。（南山之橋） 非阻塞賦值：塊內(nèi)的賦值語句同時(shí)賦值，一般用在時(shí)序電路描述中 阻塞賦值：完成該賦值語句后才能做下一句的操作，一般用在組合邏輯描述中 7 sram， falsh memory，及 dram 的區(qū)別？（新太硬件面試） sram：靜態(tài)隨機(jī)存儲(chǔ)器，存取速度快，但容量小，掉電后數(shù)據(jù)會(huì)丟失，不像 DRAM 需要不停的 REFRESH，制造成本較高，通常用來作為快取 (CACHE) 記憶體使用 flash：閃存，存取速度慢，容量大，掉電后數(shù)據(jù)不會(huì)丟失 dram：動(dòng)態(tài)隨機(jī)存儲(chǔ)器，必須不斷的重新的加強(qiáng) (REFRESHED) 電位差量，否則電位差將降低至無法有足夠的能量表現(xiàn)每一個(gè)記憶單位處于何種狀態(tài)。 2)對(duì)于 C2020/C3x/C5000系列，部分片內(nèi)存儲(chǔ)器可以在一個(gè)指令周期內(nèi)訪問兩次，使得指令可以更加高效。 4 如何選擇 DSP 的電源芯片？ TMS320LF24xx： TPS733。 RAM大的 DSP 效率高？ 目前 DSP 發(fā)展的片內(nèi)存儲(chǔ)器 RAM 越來越大，要設(shè)計(jì)高效的 DSP 系統(tǒng)，就應(yīng)該選擇片內(nèi) RAM 較大的 DSP。 latch 的優(yōu)點(diǎn)是完成同一個(gè)功能所需要的門較觸發(fā)器要少，所以在 asic 中用的較多。（未知） x,y 作為 4 選 1 的數(shù)據(jù)選擇輸入，四個(gè)數(shù)據(jù)輸入端分別是 z或者 z 的反相， 0， 1 3給一個(gè)表達(dá)式 f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量 的與非門實(shí)現(xiàn)（實(shí)際上就是化簡(jiǎn)）。 直接法： 通過 基準(zhǔn)電壓與采樣 保持信號(hào)進(jìn)行比較，從而轉(zhuǎn)換位數(shù)字量。對(duì)模擬信號(hào)采樣時(shí)，必須滿足采樣定理。根據(jù) LC 調(diào)諧回路的不同連接方式， LC 正弦波振蕩器又可分為變壓器反饋式（或稱互感耦合式）、電感三點(diǎn)式和電容三點(diǎn)式三種 3 DAC 和 ADC 的實(shí)現(xiàn)各有哪些方法 ？（仕蘭微電子） 二、模數(shù)轉(zhuǎn)換器（ ADC） 模數(shù)轉(zhuǎn)換 指的是將輸入的模擬量轉(zhuǎn)換為數(shù)字量輸出，實(shí)現(xiàn)這種轉(zhuǎn)換功能的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱 ADC（ Analog Digital Converter）。 答 2: 問問 puter00 單端運(yùn)放的共模 ... 17 一般對(duì)于兩級(jí)或者多級(jí)的運(yùn)放才需要補(bǔ)償。因此一味提升高頻增益恰恰適得其反。 電路中設(shè)置電感，使其與分布電容振蕩在高頻端，實(shí)現(xiàn)高頻補(bǔ)償。信號(hào)的衰減隨線纜長(zhǎng)度、信號(hào)頻率的增加而增加。經(jīng)過上面幾點(diǎn)的檢查，一般即可排除故障了。 16 單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？ 首先應(yīng)該確認(rèn)電源電壓是否正常。這一點(diǎn)與異步 SRAM 不同，異步 SRAM 的訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。 NOR 的特點(diǎn)是芯 片內(nèi)執(zhí)行 (XIP, eXec ute In Place),這樣應(yīng)用程序可以直接在flash 閃存內(nèi)運(yùn)行 ,不必再把代碼讀到系統(tǒng) RAM 中。 ● NAND 的擦除速度遠(yuǎn)比 NOR 快。 NOR 與 NAND 的區(qū)別 性能比較 15 flash 閃存是非易失存儲(chǔ)器，可以對(duì)稱為塊的存儲(chǔ)器單元 塊進(jìn)行擦寫和再編程。應(yīng)用 NAND 的困難在于 flash 的管理和需要特殊的系統(tǒng)接口。一個(gè)電路或者系統(tǒng)可能會(huì)有很多個(gè)反饋，直流反饋、交流反饋、電壓反饋、電流反饋、正反饋、負(fù)反饋等可能同時(shí)使用。這時(shí) Ics與 IBS 的關(guān)系仍然成立。也就是說， UCE 較小時(shí)， Ic 雖然增加，但 Ic增加不大，即 IB失去了對(duì) Ic 的控制能力。當(dāng) UCE 較大時(shí)（如 UCE ＞1V），集電結(jié)所加反向電壓，已足能把注入基區(qū)的非平衡載流子絕大部分都拉向集電極去，以致 UCE 再增加， IB 也不再明顯地減小，這樣，就形成了各曲線幾乎重合的現(xiàn)象。 對(duì)于三極管的不同連接方式，有著不同的特性曲線。 2）高通（寬頻帶）濾波器，一般用于某次 及以上次的諧波抑制。 有源濾波器：集成運(yùn)放和 R、 C 組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。 電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。 （華為） T3setupT+T2max,T3holdT1min+T2min 1說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。比如控制信號(hào)，或地址。（南山之橋） Moore 狀態(tài) 機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān) , 且只在時(shí)鐘邊沿到來時(shí)才會(huì)有狀態(tài)變化 . Mealy 狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān) , 而且與當(dāng)前輸入值有關(guān) , 這 1多時(shí)域設(shè)計(jì)中 ,如何處理信號(hào)跨時(shí)域。 對(duì)于高速電路，過大的上拉電阻可能邊沿變平緩。也就是說一個(gè)時(shí)刻允許一個(gè)輸入發(fā)生變化，以避免輸入信號(hào)之間造成的競(jìng)爭(zhēng)冒險(xiǎn)。 中斷服務(wù)程序結(jié)束前一般進(jìn)行的操作是 ： 出棧恢復(fù)現(xiàn)場(chǎng)。 f) DSP: DSP 既是 Digital Signal Processing 的縮寫 (數(shù)字信號(hào)處理的理論和方法 )或者是 Digital Signal Processor(用于數(shù)字信號(hào)處理的可編程微處理器 )的縮寫。 c) FPGA: FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、 GAL、 PLD 等可編程器件的 基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 DMAC 具有總線主設(shè)備的功能。 時(shí)序電路包括：寄存器、移位寄存器、計(jì)數(shù)器。 10 對(duì)于最簡(jiǎn)與或式一定可以用兩級(jí)與非門電路實(shí)現(xiàn)，對(duì)于最簡(jiǎn)或與式一定可以用兩級(jí)或非門電路實(shí)現(xiàn)。 CMOS 電路電源電壓為 5V，閾值電壓為 ，高電平為 5V，低電平為 0V，可以直接驅(qū)動(dòng) TTL 電路?；鶇^(qū)沒有多余存儲(chǔ)電荷進(jìn)一步提高了邏輯開關(guān)速度。 但實(shí)際上都是有噪音的，噪音的大小決定了各信號(hào)之間的電平差距。 是 耐奎斯特定律 ， 怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào) ？ 根據(jù)奈奎斯特定律，信道的極限速率（ bps）等于信道帶寬的 2 倍（理論狀態(tài)） 信道的極限速率（ bps）等于信道帶寬的 2 倍（理論狀態(tài)），是對(duì)傳輸 2 進(jìn)制數(shù)據(jù)而言。 USB—5m 目前的 SATA 標(biāo)準(zhǔn)，數(shù)據(jù) 傳輸 率為 150MBps。在電壓比較器中，集成運(yùn)放不是處于開環(huán)狀態(tài)就是只引 入了正反饋。將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)時(shí)，引入電流串聯(lián)負(fù)反饋。 串聯(lián)負(fù)反饋增大輸入電阻，并聯(lián)負(fù)反饋減小輸入電阻；電壓負(fù)反饋減小輸出電阻，電流負(fù)反饋增大輸出電阻。 電路中引入電壓負(fù)反饋還是電流負(fù)反饋取決于負(fù)載欲得到穩(wěn)定的電壓還是穩(wěn)定的電流。 互補(bǔ)對(duì)稱輸出電路。 場(chǎng)效應(yīng)管； 基本共源放大電路、自給偏壓電路、分壓式偏置電路。輸入電阻居中，輸出電阻較大，頻帶窄。 ⑤靜態(tài)工作點(diǎn)設(shè)置為保證：一、放大不失真 二、能夠放大。 這兩個(gè)時(shí)間用高等數(shù)學(xué)中的傅立葉變換進(jìn)行轉(zhuǎn)化，也就是時(shí)域波形函數(shù)進(jìn)行傅立葉變換后就成了該信號(hào)的頻域函數(shù)。 SSRAM Synchronous Static Random Access Memory 的縮寫，即同步靜態(tài)隨機(jī)存取存儲(chǔ)器。 [－ 8， 7]的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼 ？ 所謂原碼就是 二進(jìn)制 定點(diǎn)表示法，即最高位為符號(hào)位， “0”表示正， “1”表示負(fù)，其余位表示數(shù)值的大小。 對(duì) GPP 性能衡量主要是時(shí)鐘頻率，由 MIPS/MFLOPS/MOPS 來表現(xiàn)。北橋芯片提供對(duì) CPU的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP 插槽、 ECC 糾錯(cuò)等支持。 E4) Maxplus II 和 Foudation 分別為 Altera 公司和 Xilinx 公司的第一代產(chǎn)品，所以布局布線一般使用 Quartus II 和 ISE。 2) 典型工具為 Debussy。 解決方法： 1 降低系統(tǒng)時(shí)鐘 2 用反應(yīng)更快的 FF 3 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播 4 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào) 關(guān)鍵是器件使用比較好的工藝和時(shí)鐘周期的裕量要大 4 mos 管搭出一個(gè)二輸入與非門 ？ Mos 反向器 二輸入與非門 二輸入或非門 三輸入與非門 ，寫出相關(guān)的工具。 CMOS 輸出接到 TTL 是可以直接互連。 Latch 是電平觸發(fā)， Register 是邊沿觸發(fā)， register 在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè)計(jì)思想，而 latch 則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致 時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用 latch 則會(huì)大量浪費(fèi)芯片資源。 ？ 同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。解決方法：一是 接入濾波電容 ，二是 引入選通脈沖，三是增加冗余項(xiàng)（只能消除邏輯冒險(xiǎn)而不能消除功能冒險(xiǎn)）。 1 建立時(shí)間 和 保持 時(shí)間 ？ 建立時(shí)間 (Setup Time)和保持時(shí)間（ Hold time）。 如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。 與 Register 的區(qū)別 ,為什么現(xiàn)在多用 latch 如何產(chǎn)生的。 邏輯電平：有 TTL、 CMOS、 LVTTL、 ECL、 PECL、 GTL； RS23 RS42 LVDS 等 TTL 和 CMOS 不可以直接互連，由于 TTL 是在 ，而 CMOS 則是有在 12V的有在 5V的。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。 2. 代碼調(diào)試 1) 對(duì)設(shè)計(jì)輸入的文件做代碼調(diào)試，語法檢查。 5. 布局和布線 1) 映射設(shè)計(jì)到目標(biāo)工藝?yán)镏付ㄎ恢?2) 指定的布線資源應(yīng)被使用 3) 由于 PLD 市場(chǎng)目前只剩下 Altera， Xilinx， Lattice，Actel， QuickLogic， Atmel 六家公司，其中前 5 家為專業(yè) PLD 公司，并且前 3 家?guī)缀跽加辛?90％的市場(chǎng)份額，而我們一般使用 Altera， Xilinx 公司的 PLD 居多，所以典型布局和布線的工具為 Altera 公司的 Quartus II 和 Maxplus II、 Xilinx公司的 ISE 和 Foudation。 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate D 觸發(fā)器的功能 is PC Chipset? 芯片組（ Chipset