前瞻網(wǎng)路安全處理器及相關soc設計與測試技術研發(fā)-資料下載頁
2025-10-03 11:02本頁面
【導讀】前瞻網(wǎng)路安全處理器及相關SOC設計。以網(wǎng)路安全處理器為應。用之SOC設計平臺的系統(tǒng)整合、晶片規(guī)畫與合成之自動化技術。設計技術與研發(fā)人力。–所開發(fā)的各項相關技術將可應用於其他SOC的設計、驗證、與測試並加強其優(yōu)異性，有助於先進SOC產品之。–契合矽導國家型計畫目標。生技術研發(fā)第二、三年。意或智原科技公司). 主持人現(xiàn)職專長及經歷。李政崑清華大學資訊工程。指導博士班學生榮獲1999年中華民國資訊協(xié)會最佳博士論。吳中浩清華大學資訊工程。國科會計畫-單晶片系統(tǒng)之邏輯合成技術研究。國科會計畫-連結佈局與佈局後的邏輯/實體共同合成與優(yōu)。聯(lián)發(fā)科技線路設計部副理。軟硬體共同模擬/共同驗證技。以IP/核心元件為主之低功
【正文】 1。s ? Computation_Time(3V)avg = 594 181。s ? Switching_Activityavg = 47% Total Power Consumption of Tasks 0500100015002020100 200 400 800 1600 3200 6400 12800N u m b e r o f T a s k sTotal Power (W)F i x e d V o l t a g e V a ri a b l e V o l t a g eAvg. Power Consumption of Tasks with Diff. Decision Algorithms 0102030405060100 200 400 800 1600 3200 6400 12800N u m b e r o f T a s k sAverage Power (mW)R L F F S R L A C T R L A P C R L A E C R L P T V ( 0 . 9 ) R L W H S計畫實施策略 ? 利用 網(wǎng)路安全處理器為 Design Driver,研發(fā) SOC各項設計、偵錯、驗證與測試之關鍵技術 ? 與工研院 STC及產業(yè)界合作開發(fā) SOC設計流程及發(fā)展環(huán)境 ? 與創(chuàng)意電子及源捷科技合作以取得各項現(xiàn)有之IP(如 SRAM,FPGA,CPU,DSP等 )及其設計實作與驗證環(huán)境 計畫落實策略 ? 積極培育積體電路與系統(tǒng)高級設計人才 ? 與工業(yè)界以及國內外先進之研究機構交流合作 – 成立 SOC設計技術聯(lián)盟 – 推動國際合作研究計畫 (ICSOC) – 舉辦國際及全國性研討會、短期課程 – 透過清大積體電路設計技術研發(fā)中心 (DTC)提供積體電路系統(tǒng)設計技術相關之服務與諮詢 ? 透過產學合作計畫及技術移轉使本計畫研究成果能夠落實於產業(yè)界之產品發(fā)展與研究機構之技術提升 研發(fā)產出在 DTC設計技術路程圖 之定位 高速低功率無線通訊網(wǎng)路 SO C 、前瞻資訊家電SO C 、高整合度消費性電子 SO C2020 2020 2020 2020 2020 2020網(wǎng)路安全處理器、高速網(wǎng)路處理器３ C 整合系統(tǒng)、下世代網(wǎng)際網(wǎng)路、光通訊科技、生物科技、奈米科技等系統(tǒng)單晶片之應用Gig aSc aleSO C 設計技術T eraSca l eSO C 設計技術I P 設計與C A D 技術Techn olog y0. 13 ? m0. 1 ? m0. 08 ? m0. 06 ? m0. 04 ? mAdv an c ed Enc ry pti on Alg ori thmAdv an c ed Lo w Pow er Hig h Spe ed Sy nth es i sAdv an c ed Retarge tab l e Com pi l er/Proc es s orAnal og /M i x ed Sign al /RF Func ti on al Vec tor Aut om ati onH W /SW /AM S C oVeri fi c ati onSy s tem Lev el Verif i c ati onD es i gn Parti ti on i ngR eta rget ab l e Com pi l erC ry pto Engi neIP Verifi c ati onAM S D es i gnIP C AD T oo l s研發(fā)產出在 DTC測試技術路程圖 之定位 高速低功率無線通訊網(wǎng)路 SO C 、前瞻資訊家電SO C 、高整合度消費性電子 SO C2020 2020 2020 2020 2020 2020網(wǎng)路安全處理器、高速網(wǎng)路處理器３ C 整合系統(tǒng)、下世代網(wǎng)際網(wǎng)路、光通訊科技、生物科技、奈米科技等系統(tǒng)單晶片之應用Gig aSc aleSO C 測試技術T eraSca l eSO C 測試技術I P 測試與C A D 技術Techn olog y0. 13 ? m0. 1 ? m0. 08 ? m0. 06 ? m0. 04 ? mW afe rLev el Bui l tIn Self R ep ai r/D i ag no s i sR F Bui l tIn Self T es t a nd Sel fD i ag no s i sInd uc ti v e Fa ul t Anal y s i s fo r Adv an c ed M em ory T ec hn ol og ySy s tem Lev el M em ory Sel fR ep ai rO nChip T es t Pla nn i ng an d D i ag no s ti c sSy s tem Lev el Debug gi ng /Verif i c ati onM em ory AC /Dela y , Dis turb an dR ete nti on T es tSO C T es t Sc he du l i ngSO C /IP T es tM em ory Bui l tInSelf T es tIFA, Fau l t M od el i ngM em ory Bui l tInSelf R ep ai r預期產業(yè)效益 ? 網(wǎng)路通訊產品的 SOC前瞻設計平臺 – 可快速產生各種不同規(guī)格之網(wǎng)路安全處理系統(tǒng)，符合網(wǎng)路應用之多樣化 ? SOC開發(fā)的設計、整合、驗證、偵錯與測試等各項先進技術 – 有助於產業(yè)界加速 SOC產品之技術整合，取得技術領先之地位 ? 契合矽導國家型計畫目標，對國內積體電路產業(yè)的進步與提升有極大的助益
教學課件相關推薦
鄂ICP備17016276號-1