前瞻網(wǎng)路安全處理器及相關(guān)soc設(shè)計(jì)與測(cè)試技術(shù)研發(fā)-資料下載頁(yè)
2024-10-12 11:02本頁(yè)面
【導(dǎo)讀】前瞻網(wǎng)路安全處理器及相關(guān)SOC設(shè)計(jì)。以網(wǎng)路安全處理器為應(yīng)。用之SOC設(shè)計(jì)平臺(tái)的系統(tǒng)整合、晶片規(guī)畫與合成之自動(dòng)化技術(shù)。設(shè)計(jì)技術(shù)與研發(fā)人力。–所開(kāi)發(fā)的各項(xiàng)相關(guān)技術(shù)將可應(yīng)用於其他SOC的設(shè)計(jì)、驗(yàn)證、與測(cè)試並加強(qiáng)其優(yōu)異性，有助於先進(jìn)SOC產(chǎn)品之。–契合矽導(dǎo)國(guó)家型計(jì)畫目標(biāo)。生技術(shù)研發(fā)第二、三年。意或智原科技公司). 主持人現(xiàn)職專長(zhǎng)及經(jīng)歷。李政崑清華大學(xué)資訊工程。指導(dǎo)博士班學(xué)生榮獲1999年中華民國(guó)資訊協(xié)會(huì)最佳博士論。吳中浩清華大學(xué)資訊工程。國(guó)科會(huì)計(jì)畫-單晶片系統(tǒng)之邏輯合成技術(shù)研究。國(guó)科會(huì)計(jì)畫-連結(jié)佈局與佈局後的邏輯/實(shí)體共同合成與優(yōu)。聯(lián)發(fā)科技線路設(shè)計(jì)部副理。軟硬體共同模擬/共同驗(yàn)證技。以IP/核心元件為主之低功
【正文】 1。s ? Computation_Time(3V)avg = 594 181。s ? Switching_Activityavg = 47% Total Power Consumption of Tasks 0500100015002020100 200 400 800 1600 3200 6400 12800N u m b e r o f T a s k sTotal Power (W)F i x e d V o l t a g e V a ri a b l e V o l t a g eAvg. Power Consumption of Tasks with Diff. Decision Algorithms 0102030405060100 200 400 800 1600 3200 6400 12800N u m b e r o f T a s k sAverage Power (mW)R L F F S R L A C T R L A P C R L A E C R L P T V ( 0 . 9 ) R L W H S計(jì)畫實(shí)施策略 ? 利用 網(wǎng)路安全處理器為 Design Driver,研發(fā) SOC各項(xiàng)設(shè)計(jì)、偵錯(cuò)、驗(yàn)證與測(cè)試之關(guān)鍵技術(shù) ? 與工研院 STC及產(chǎn)業(yè)界合作開(kāi)發(fā) SOC設(shè)計(jì)流程及發(fā)展環(huán)境 ? 與創(chuàng)意電子及源捷科技合作以取得各項(xiàng)現(xiàn)有之IP(如 SRAM,FPGA,CPU,DSP等 )及其設(shè)計(jì)實(shí)作與驗(yàn)證環(huán)境 計(jì)畫落實(shí)策略 ? 積極培育積體電路與系統(tǒng)高級(jí)設(shè)計(jì)人才 ? 與工業(yè)界以及國(guó)內(nèi)外先進(jìn)之研究機(jī)構(gòu)交流合作 – 成立 SOC設(shè)計(jì)技術(shù)聯(lián)盟 – 推動(dòng)國(guó)際合作研究計(jì)畫 (ICSOC) – 舉辦國(guó)際及全國(guó)性研討會(huì)、短期課程 – 透過(guò)清大積體電路設(shè)計(jì)技術(shù)研發(fā)中心 (DTC)提供積體電路系統(tǒng)設(shè)計(jì)技術(shù)相關(guān)之服務(wù)與諮詢 ? 透過(guò)產(chǎn)學(xué)合作計(jì)畫及技術(shù)移轉(zhuǎn)使本計(jì)畫研究成果能夠落實(shí)於產(chǎn)業(yè)界之產(chǎn)品發(fā)展與研究機(jī)構(gòu)之技術(shù)提升 研發(fā)產(chǎn)出在 DTC設(shè)計(jì)技術(shù)路程圖 之定位 高速低功率無(wú)線通訊網(wǎng)路 SO C 、前瞻資訊家電SO C 、高整合度消費(fèi)性電子 SO C2020 2020 2020 2020 2020 2020網(wǎng)路安全處理器、高速網(wǎng)路處理器３ C 整合系統(tǒng)、下世代網(wǎng)際網(wǎng)路、光通訊科技、生物科技、奈米科技等系統(tǒng)單晶片之應(yīng)用Gig aSc aleSO C 設(shè)計(jì)技術(shù)T eraSca l eSO C 設(shè)計(jì)技術(shù)I P 設(shè)計(jì)與C A D 技術(shù)Techn olog y0. 13 ? m0. 1 ? m0. 08 ? m0. 06 ? m0. 04 ? mAdv an c ed Enc ry pti on Alg ori thmAdv an c ed Lo w Pow er Hig h Spe ed Sy nth es i sAdv an c ed Retarge tab l e Com pi l er/Proc es s orAnal og /M i x ed Sign al /RF Func ti on al Vec tor Aut om ati onH W /SW /AM S C oVeri fi c ati onSy s tem Lev el Verif i c ati onD es i gn Parti ti on i ngR eta rget ab l e Com pi l erC ry pto Engi neIP Verifi c ati onAM S D es i gnIP C AD T oo l s研發(fā)產(chǎn)出在 DTC測(cè)試技術(shù)路程圖 之定位 高速低功率無(wú)線通訊網(wǎng)路 SO C 、前瞻資訊家電SO C 、高整合度消費(fèi)性電子 SO C2020 2020 2020 2020 2020 2020網(wǎng)路安全處理器、高速網(wǎng)路處理器３ C 整合系統(tǒng)、下世代網(wǎng)際網(wǎng)路、光通訊科技、生物科技、奈米科技等系統(tǒng)單晶片之應(yīng)用Gig aSc aleSO C 測(cè)試技術(shù)T eraSca l eSO C 測(cè)試技術(shù)I P 測(cè)試與C A D 技術(shù)Techn olog y0. 13 ? m0. 1 ? m0. 08 ? m0. 06 ? m0. 04 ? mW afe rLev el Bui l tIn Self R ep ai r/D i ag no s i sR F Bui l tIn Self T es t a nd Sel fD i ag no s i sInd uc ti v e Fa ul t Anal y s i s fo r Adv an c ed M em ory T ec hn ol og ySy s tem Lev el M em ory Sel fR ep ai rO nChip T es t Pla nn i ng an d D i ag no s ti c sSy s tem Lev el Debug gi ng /Verif i c ati onM em ory AC /Dela y , Dis turb an dR ete nti on T es tSO C T es t Sc he du l i ngSO C /IP T es tM em ory Bui l tInSelf T es tIFA, Fau l t M od el i ngM em ory Bui l tInSelf R ep ai r預(yù)期產(chǎn)業(yè)效益 ? 網(wǎng)路通訊產(chǎn)品的 SOC前瞻設(shè)計(jì)平臺(tái) – 可快速產(chǎn)生各種不同規(guī)格之網(wǎng)路安全處理系統(tǒng)，符合網(wǎng)路應(yīng)用之多樣化 ? SOC開(kāi)發(fā)的設(shè)計(jì)、整合、驗(yàn)證、偵錯(cuò)與測(cè)試等各項(xiàng)先進(jìn)技術(shù) – 有助於產(chǎn)業(yè)界加速 SOC產(chǎn)品之技術(shù)整合，取得技術(shù)領(lǐng)先之地位 ? 契合矽導(dǎo)國(guó)家型計(jì)畫目標(biāo)，對(duì)國(guó)內(nèi)積體電路產(chǎn)業(yè)的進(jìn)步與提升有極大的助益
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1