eda技術(shù)概述ppt課件-資料下載頁(yè)
2024-12-08 02:43本頁(yè)面
【正文】 結(jié)構(gòu)體結(jié)束 2. 邏輯綜合 所謂邏輯綜合 ， 就是將電路的 高級(jí)描述文件轉(zhuǎn) 換成 PLD硬件可以實(shí)現(xiàn)的 底層電路 描述的 網(wǎng)表文件 。 高級(jí)描述文件 : 用文本 、原理圖或狀態(tài)圖形方法描述電子系統(tǒng)設(shè)計(jì)的文件 底層描述文件 : 描述芯片內(nèi)部門電路、觸發(fā)器、互連線等布置、連接方式的數(shù)據(jù)文件 網(wǎng)表文件： 用以描述電路網(wǎng)絡(luò)的、具有特殊格式的數(shù)據(jù)文件。 3. 適配 （ 布局 、 布線 ） 所謂邏輯適配 ， 就是將由綜合器產(chǎn)生的網(wǎng)表文件針對(duì)某一 具體的目標(biāo)器件進(jìn)行邏輯映射操作 ： 包括 底層器件配置 、 邏輯分割 、 邏輯優(yōu)化 、 布線操作 等 ， 配置于指定的目標(biāo)器件中 ， 產(chǎn)生 最終的數(shù)據(jù)下載文件 。 4. 仿真 設(shè)計(jì)過(guò)程中的有關(guān)仿真 設(shè)計(jì)過(guò)程中的仿真有二種 ， 它們是功能仿真和時(shí)序仿真 。 二選一數(shù)據(jù)選擇器： a、 b輸入， s地址， y輸出 ? 5. 目標(biāo)器件的編程 /下載 1）將最終的下載文件，通過(guò)編程器或編程電纜下載 到目標(biāo)芯片 FPGA或CPLD中 2）使器件本身 的硬件連接發(fā)生改變 ，最終成為設(shè)計(jì)者專用的大規(guī)模集成電路。 其它系統(tǒng)電路編程控制軟件并行端口連接被編程器件最終產(chǎn)品P C B ( 印刷電路板)5EDA的設(shè)計(jì)流程 設(shè)計(jì)準(zhǔn)備 設(shè)計(jì)輸入 原理圖 硬件描述語(yǔ)言 波形圖 設(shè)計(jì)處理 優(yōu)化、綜合 適配、分割 布線、布局 功能仿真 器件編程 時(shí)序仿真 器件測(cè)試 設(shè)計(jì)準(zhǔn)備 2. 系統(tǒng)設(shè)計(jì) EDA技術(shù)的發(fā)展趨勢(shì) 、 大規(guī)模 ：使得系統(tǒng)內(nèi)的硬件能像軟件一樣通過(guò)編程來(lái)改變 、 低功耗：電壓 低 ：可編程 ASIC的廣泛使用 ， 價(jià)格降低 、 設(shè)計(jì)方便 END
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1