計(jì)算機(jī)系統(tǒng)組成與工作原理(2)-資料下載頁
2024-11-25 23:35本頁面
【正文】 ? 簡(jiǎn)化尋址方式：各進(jìn)程使用獨(dú)自連續(xù)的（邏輯）地址空間，無需考慮該空間在物理內(nèi)存中的分布； ? 提高內(nèi)存使用效率：程序分片段動(dòng)態(tài)調(diào)度使用內(nèi)存，實(shí)現(xiàn)內(nèi)存擴(kuò)展的效果并為多任務(wù)共享內(nèi)存提供條件； ? 訪問控制：地址轉(zhuǎn)換過程中進(jìn)行檢查，防止非法訪問未授權(quán)的系統(tǒng)資源和用戶資源。 MMU特點(diǎn) ?總線與輸入 /輸出子系統(tǒng) 早期總線 CPU是唯一主設(shè)備；總線結(jié)構(gòu)與處理器緊密相關(guān)； 當(dāng)前總線部件標(biāo)準(zhǔn)化；力求與與處理器結(jié)構(gòu)及實(shí)現(xiàn)技術(shù)無關(guān)；支持多主設(shè)備；采用總線控制器。 輸入 /輸出方式 ?程序控制 ?中斷控制 ?DMA ?通道方式（ I/O處理機(jī)） 控制器 運(yùn)算器 程序存儲(chǔ)器 數(shù)據(jù)存儲(chǔ)器 CPU 哈佛結(jié)構(gòu) 控制器 運(yùn)算器 CPU 程序 數(shù)據(jù) 存儲(chǔ)器 馮 諾依曼結(jié)構(gòu) ? 并行處理技術(shù) 大規(guī)模并行處理機(jī)（ MPP） 是一種價(jià)格昂貴的超級(jí)計(jì)算機(jī)，它由許多 CPU通過高速專用互聯(lián)網(wǎng)絡(luò)連接。 機(jī)群（ cluster） 由多臺(tái)同構(gòu)或異構(gòu)的獨(dú)立計(jì)算機(jī)通過高性能網(wǎng)絡(luò)或局域網(wǎng)連在一起協(xié)同完成特定的并行計(jì)算任務(wù)。 刀片（ blade） 通常指包含一個(gè)或多個(gè) CPU、內(nèi)存以及網(wǎng)絡(luò)接口的服務(wù)器主板。通常一個(gè)刀片柜共享其它外部I/O和電源，而輔助存儲(chǔ)器則有距離刀片柜較近的存儲(chǔ)服務(wù)器提供。 網(wǎng)格（ Network） 是一組由高速網(wǎng)絡(luò)連接的不同的計(jì)算機(jī)系統(tǒng)，可以相互合作也可獨(dú)立工作。網(wǎng)格計(jì)算機(jī)將接受中央服務(wù)器分配的任務(wù)，然后在不忙的時(shí)候（如晚上或周末）執(zhí)行這些任務(wù)。 多機(jī)系統(tǒng) 多核處理器與多線程技術(shù) 利用特殊的硬件指令，把兩個(gè)邏輯內(nèi)核模擬成兩個(gè)物理芯片，讓單個(gè)處理器都能使用線程級(jí)并行計(jì)算，進(jìn)而兼容多線程操作系統(tǒng)和軟件，減少了 CPU的閑置時(shí)間，提高的 CPU的運(yùn)行效率。 單片集成多個(gè)處理器內(nèi)核（片上多核 CMP），多個(gè)微處理器核心就可以并行地執(zhí)行程序代碼，因而具有了較高的線程級(jí)并行性。 多核系統(tǒng) PU1 PU2 PUn … CU CU CU CSn CS2 CS1 IS1 IS2 ISn MM1 MM2 MMm … … DS … PU1 PU2 PUn … MM1 MM2 MMm … CU CU CU DSn DS2 DS1 CSn … CS2 CS1 IS1 IS2 ISn … CU PU MM CS DS IS PU1 PU2 PUn … MM1 MM2 MMm … CU DS1 DS2 DSn CS IS SISD SIMD MISD MIMD 陣列機(jī) 并行機(jī) 單機(jī) 順序處理機(jī) ？ 多處理機(jī) 處理器 cache M I/O 處理器 cache 處理器 cache …… …… 使用單總線連接的對(duì)稱多處理器 使用網(wǎng)絡(luò)互聯(lián)的多處理器 （ SMP， Symmetrical MultiProcessing） 計(jì)算機(jī)系統(tǒng)性能描述 字長(zhǎng) 計(jì)算機(jī)處理的數(shù)據(jù)寬度 存儲(chǔ)容量 計(jì)算機(jī)支持的存儲(chǔ)單元深度 處理速度 單位時(shí)間操作的指令數(shù) （ MIPS Million Instructions Per Second每秒百萬條指令） MIPS=f(MHz)/CPI CPI： 指令執(zhí)行平均周期數(shù) 可以計(jì)算 執(zhí)行 IC條指令的 CPU時(shí)間 T(s)=IC CPI/f(Hz) 〖 例 〗 計(jì)算機(jī)時(shí)鐘頻率 f=100MHz， 4種類型指令，其使用率和 CPI如表所示 指令操作 使用率 每條指令周期 arithmeticlogic 40% 2 load/store 30% 4 pare 8% branch 22% 3 CPI= 2+ 4+ + 3= MIPS=100/=35 T=107 (100 106)= 若程序包含 107條指令
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1