[互聯(lián)網(wǎng)]集成電路邏輯設(shè)計(jì)技術(shù)-資料下載頁(yè)
2025-10-09 22:05本頁(yè)面
【正文】 面 ” 和 “ 或平面 ” ，這是源于大多數(shù)邏輯表達(dá)式采用 “ 與 或 ” 結(jié)構(gòu)。 實(shí)際的 PLA結(jié)構(gòu)中， “ 與平面 ” 并不是由 “ 與門 ”陣列構(gòu)成，同樣的， “ 或平面 ” 也不是 “ 或門 ” 陣列，其兩個(gè) “ 平面 ” 的組合是以 “ 或非 或非 ” 或者 “ 與非 與非 ” ，或者其他變形結(jié)構(gòu)的陣列形式出現(xiàn)。 2021/11/10 41 全 NMOS結(jié)構(gòu) ROM 163251423212311 ,, RCRRCRCRCRRCRRC ?????????3134223211 , RRCRRCRRRC ???2021/11/10 42 “與非 與非 ” 陣列結(jié)構(gòu) dbdcacbaZ ????????2021/11/10 43 “或非 或非 ” 陣列結(jié)構(gòu) dbdcacbaZ ???????? 當(dāng)用 “ 或非 或非 ” 結(jié)構(gòu) PLA實(shí)現(xiàn)邏輯時(shí)必須輸入取反、輸出取反。 2021/11/10 44 PLA設(shè)計(jì)方法： （ 1） 把功能表轉(zhuǎn)化成表達(dá)式 ， 并把原表達(dá)式中的最小項(xiàng)歸并簡(jiǎn)化 。 功能表 A B C Z1 Z2 Z3 Z4 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 2021/11/10 45 ABCCBCBCBAA B CCBACABCBAZ?????????)(1CBAAA B CCBACBACABCBAZ???????2CBCBACBAZ???3CBACBAZ ??42021/11/10 46 （ 2）對(duì)上式各乘積項(xiàng)進(jìn)行編號(hào)，形成“與”陣列。 AAR ??1CBCBR ???2CBACBAR ????3CBACBAR ????42021/11/10 47 （ 3）改寫輸出表達(dá)式，形成“或”陣列 RRZ 111 ??RRRRZ 31312 ????RRZ 223 ??RRRRZ 43434 ????2021/11/10 48 （ 4）畫電路圖 T6與 或VddΦ1T1T2T3A CBT5T4T7Φ2Z4Z3Z2Z1R4R3R2R12021/11/10 49 （ 5）設(shè)計(jì)版圖 (棒狀圖） VddΦ1Φ2VddA CB Z1Z2Z3Z4VssVssVssVssVss2021/11/10 50 練習(xí)：用或非 或非結(jié)構(gòu)的 PLA實(shí)現(xiàn)下面的邏輯 解：這個(gè)邏輯函數(shù)就是前面?zhèn)鬏旈T邏輯描述的邏輯 ， 我們當(dāng)時(shí)采用的是 ROM+MUX的結(jié)構(gòu) ， 現(xiàn)在采用 PLA進(jìn)行設(shè)計(jì) 。 首先需將函數(shù)化為標(biāo)準(zhǔn)的與 或表達(dá)式： ? ? ? ? ? ? AKKABABKKBAKKBAKKZ ????????????????? 01010101? ? ? ? ? ?AKKABKKABKKBAKKBKKAKKAKKABABKKBAKKBAKKZ??????????????????????????????????????010101010101010101012021/11/10 51 AKKABKKABKKBAKKBKKAKKZ ????????????????????? 0101010101012021/11/10 52 復(fù)習(xí)： 1. MOS管的串 、 并聯(lián)特性 2. CMOS組合邏輯門 “ 與或非 ” 結(jié)構(gòu) 3. 分別利用傳輸門邏輯和 PLA結(jié)構(gòu)設(shè)計(jì)電路
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1