【正文】 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 單相各 單元 的具體實(shí)現(xiàn) 如前所述， 由于 A， B， C三相之間的差異主要在 ROM表里的正弦波數(shù)據(jù)，而三相的大體結(jié)構(gòu)基本一致，故本節(jié)只介紹 A相。 系統(tǒng)復(fù)位及時(shí)鐘分頻 單元 N 個(gè) H 橋單元 級(jí)聯(lián)時(shí)多 路 SPWM 輸出要求嚴(yán)格同步，故整個(gè)系統(tǒng)采用一個(gè) 20MHz時(shí)鐘輸入，模塊中各單元所需的工作時(shí)鐘均由復(fù)位控制、分頻獲得。電路應(yīng)用VHDL 程序編寫，提供 15KHz 、 30KHz 、 150KHz 等同步時(shí)鐘頻率。 由于實(shí)驗(yàn)箱提供了 20MHz 的時(shí)鐘輸入，為了方便分頻出 150KHz、 30KHz、 15KHz，先利用鎖相環(huán) pll 將頻率倍頻成 60Hz，然后再 分頻。這樣既方便了分頻模塊程序的編寫，也提高了輸入時(shí)鐘的穩(wěn)定性。如 圖 41將 pll 的 Ratio 設(shè)定為 3/1。 將 c0 連接到 FP 模塊的 clkin。 分頻 單元 程序 entity FP is port(clkin:in std_logic。 clk15K,clk30K,clk150K:out std_logic)。 end FP。 architecture 19ehave of FP is 圖 41 分頻 單元 圖 signal q1,q2,q3: integer range 0 to 5000。 signal clk1,clk2,clk3:std_logic。 begin process(clkin) //15KHz begin if clkin’ event and clkin=’ 1’ then if q1=3999 then q1=0。 clk1=not clk1。 else q1=q1 +1。 end if。 end if。 clk15k=clk1。 end process。 process(clkin) //30KHz begin if clkin’ event and clkin=’ 1’ then if q2=1999 then q2=0。 clk2=not clk2。 else q2=q2 +1。 end if。 end if。 clk30k=clk2。 end process。 共 38 頁 第 20 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ process(clkin) //150KHz begin if clkin’ event and clkin=’ 1’ then if q3=399 then q3=0。 clk3=not clk3。 else q3=q3 +1。 end if。 end if。 clk150k=clk3。 end process。 end 20ehave。 圖 42 分頻 單元 程序流程圖 圖 43 分頻 單元 仿真結(jié)果 N N N q1=0。 clk15k=not clk15k q2=0。 clk30k=not clk30k q3=0。 clk150k=not clk150k Y Y Y q1≥ 3999? q2≥ 1999? q3≥ 399？ q1+1 q2+1 q3+1 Y Y Y ENTITY FP 開始 clkin上升沿？ clkin上升沿？ Clkin上升沿？ 共 38 頁 第 21 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 正弦波 /三角波 ROM 表 調(diào)制 波反相的 SPWM 調(diào)制 方法需要兩個(gè)同幅 、 同 頻、 相差 180176。的 正弦 調(diào)制波和(N1)/2 個(gè)同幅 、 同 頻、 依次相移 360176。 /(N1)的三角載波信號(hào)。設(shè)計(jì)時(shí)應(yīng)用 DDS 原理在 EP1C6 中開辟了 6 個(gè) 正弦 調(diào)制波及 5 個(gè)三角載波 ROM 區(qū)，用以存放相應(yīng)的波形數(shù)據(jù)。 6個(gè) 正弦 調(diào)制波 ROM 分成相位互差 120176。的 A、 B、 C 三相，每相正、反兩組，各存放 300 個(gè)波形數(shù)據(jù)。初始化時(shí) Ma=，即調(diào)制波幅值為 1。而 5個(gè)三角載波 ROM則可三相共用，各存放 30 個(gè)波形數(shù)據(jù)，幅值均為 1，但相位依次相移 360176。 /(N1)。初始化時(shí) N=11，即依次相移 36176。 。 波形數(shù)據(jù)由 Matlab產(chǎn)生，由存儲(chǔ)器初始 化文件 *.mif寫入。 （ A） 正弦波 /三角波數(shù)據(jù)產(chǎn)生 在 MATLAB 軟件的 Command Window 中輸入指令 t=linspace(0,2*pi,300)。a=sin(t)。b=(a+1)*256/2。sin_1=round(b) 便得到正弦波的 300個(gè)整型數(shù)據(jù)。 將數(shù)據(jù)寫入 A相的正相 mif 文件中，將數(shù)據(jù)的后半部分該在前，前半部分改在后寫入反相 mif 中。這樣就完成了單極倍頻。 三角波數(shù)據(jù)同樣可得。 圖 44 三角 /正弦 ROM 表圖 （ B） ROM 表配置 正弦波數(shù)據(jù)存入 反相后存入 共 38 頁 第 22 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 三角波數(shù)據(jù)存入 文件 延遲 72o存入 再延遲后存入 再延遲后存入 再延遲后存入 存入后分別關(guān)聯(lián)到相應(yīng)的 ROM 表。 三角波 /正弦波地址累加器 為節(jié)省芯片資源及確保系統(tǒng)同步，設(shè)計(jì)中 6個(gè) 正弦 調(diào)制波 ROM 共用一個(gè)正弦波地址累加器， 5個(gè)三角載波 ROM共用一個(gè)三角波地址累加器。根據(jù) DDS 波形產(chǎn)生原理，一個(gè)完整周期波形數(shù) 據(jù)的 ROM 地址與其相位一一對(duì)應(yīng)，故相差與相移可通過設(shè)置地址初值或修改地址內(nèi)容來實(shí)現(xiàn)。 具體來說，設(shè) A 相正組調(diào)制波 ROM 存放 0176。 359176。的 300 個(gè) 正弦 波形數(shù)據(jù)， ROM地址為 0299； A 相反組調(diào)制波 ROM 存放 180176。 360176。 179176。的 300 個(gè) 正弦 波形數(shù)據(jù)，ROM 地址仍為 0299。 B相正組調(diào)制波 ROM 存放 120176。 360176。 119176。的 300 個(gè) 正弦 波形數(shù)據(jù)， ROM 地址為 0299； B相反組調(diào)制波 ROM 存放 300176。 360176。 299176。的 300 個(gè) 正弦波形數(shù)據(jù)， ROM 地址也為 0299。 C 相正、反組情況可類推。 這樣當(dāng)正弦波地址累加器的輸出同時(shí)接到 6 個(gè)正弦 ROM 地址端時(shí)，相同地址對(duì)應(yīng)著不同的地址內(nèi)容，實(shí)現(xiàn)了調(diào)制波的各種相差。 5 個(gè)三角載波初始化相移 36176。的設(shè)置方法與正弦波類似，而當(dāng) N11 時(shí)，三角載 共 38 頁 第 23 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 波相移角度變?yōu)?360176。 /(N1)，例如 N=7 時(shí)，三角載波應(yīng)依次相移 60176。，即相移角度增加了 24176。，對(duì)應(yīng)著 2 個(gè) ROM 地址增量。系統(tǒng)工作時(shí)除保持第一個(gè)三角載波 ROM 的起始地址不變外，其余的均通過地址初值計(jì)算單元將指針向修改后的起始址 。 根據(jù) ROM 的大小，三角波 ROM地址累加器的模為 30，計(jì)數(shù)脈沖 clk為 15KHz，即三角載波頻率為 500Hz，保持不變 ；而正弦 波 ROM 地址累加器的模為 300，計(jì)數(shù)脈沖fclk 與頻率控制字有關(guān)，因此 正弦 調(diào)制波頻率可調(diào)。設(shè)計(jì)時(shí)波形 ROM 地址累加器應(yīng)用 VHDL 程序編寫 。 三角波 ROM地址累加器主要代碼 entity addr_tri_30 is port(clkin:in std_logic。 addr30:out std_logic_vector(4 downto 0))。 end addr_tri_30。 architecture 23ehave of addr_tri_30 is signal q: integer range 0 to 30。 圖 45 三角波地址累加器 begin process(clkin) begin if clkin’ event and clkin=’ 0’ then if q=31 then q=0。 else q=q +1。 end if。 end if。 addr30=conv_std_logic_vector(q,5)。 end process。 end 23ehave。 正弦波 ROM地址累加器主要代碼 entity addr_sin_300 is port(clkin:in std_logic。 addr300:out std_logic_vector(8 downto 0))。 end addr_sin_300。 architecture 23ehave of addr_sin_300 is signal q: integer range 0 to 300。 begin 圖 46 正弦波地址累加器 process(clkin) begin if clkin’ event and clkin=’ 0’ then if q=299 then q=0。 else q=q +1。 c lk in ad dr 30 [4. .0]ad dr _t ri_ 30in s t15c lk in addr300[ 8. . 0]ad dr _s in _3 00in s t 14 共 38 頁 第 24 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ end if。 end if。 addr300=conv_std_logic_vector(q,9)。 end process。 end 24ehave。 圖 47 正弦波地址累加器程序流程圖 圖 49為三角 /正弦波地址累加器仿真的結(jié)果， addr_sin為正弦波的地址累加器，sin_1為從正弦波 ROM表中讀取的數(shù)據(jù)。 Addr_tri為三角波的地址累加器， tril1為從三角波 Rom表中讀取的三角波數(shù)據(jù)。 圖 48 三角 /正弦波地址累加器仿真結(jié)果 開始 Entity addr_sin_300 Signal q Clkin下降沿 ？ q≥ 299？ q← 0； addr300← q。 q+1 Y Y N 共 38 頁 第 25 頁 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 正反相調(diào)制比較器 設(shè)計(jì)中三相 CPSSPWM 模塊共需要 30 個(gè)相同結(jié)構(gòu)功能的數(shù)字比較器，如圖所示。Clkin 端接分頻 器輸出的 30KHz 同步時(shí)鐘， 8 位 data_tri[7..0] 分別接到 5 個(gè)三角載波 ROM 數(shù)據(jù)輸出端，每一個(gè)三角載波數(shù)據(jù)要在同步時(shí)鐘沿到來時(shí)與每一相的正、反調(diào)制 正弦 波數(shù)據(jù) data_sin