位16階線性fir濾波器eda課程設(shè)計(jì)-資料下載頁
2025-06-02 22:21本頁面
【正文】 O 0))。 END COMPONENT。 12 位有符號數(shù)與 14 位有符號數(shù)相加的全加器 COMPONENT adder121414 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR(11 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR(13 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(13 DOWNTO 0))。 END COMPONENT。 12 位有符號數(shù)與 16 位有符號數(shù)相加的全加器 COMPONENT adder121616 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR(11 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT。 14 位有符號數(shù)與 13 位有符號數(shù)相減的減法器 COMPONENT sub131314 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR (12 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR (12 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR (13 DOWNTO 0))。 END COMPONENT。 16 位有符號數(shù)與 14 位有符號數(shù)相減的減法器 COMPONENT sub141616 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR (13 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR (15 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR (15 DOWNTO 0))。 END COMPONENT。 14 位有符號數(shù)與 16 位有符號數(shù)相加的全加器 COMPONENT adder141616 17 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR(13 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT。 輸入數(shù)據(jù)乘以 242 的乘法器 COMPONENT mult242 PORT(clk:IN STD_LOGIC。 Din: IN STD_LOGIC_VECTOR(8 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT。 16 位移位寄存器 COMPONENT register16 PORT(clk:IN STD_LOGIC。 clear: IN STD_LOGIC。 Din: IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT。 16 位加法器 COMPONENT adder888 PORT(clk:IN STD_LOGIC。 Din1: IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 Din2: IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 Dout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 END COMPONENT。 FIR 濾波器整體電路 FIR 濾波器的整體電路基本與其原理圖類似。整體電路如下圖所示： 18 圖 221 FIR 濾波器的整體電路 FIR 濾波器整體電路仿真結(jié)果 輸出信號理論值 由 FIR 數(shù)字濾波器的公式 ? ? ? ? ? ? ? ? ? ?11 / 200NNiiy n h i x n i h i s n i????? ? ? ??? 19 電路仿真結(jié)果 圖 222 電路仿真結(jié)果 經(jīng)比較，仿真結(jié)果與輸出信號理論值在誤差范圍之內(nèi)，而且基本沒有毛刺，設(shè)計(jì)符合要求。 ： EDA 技術(shù)與 VHDL 語言是電子信息工程專業(yè)的一門專業(yè)課。掌握 EDA 課程的知識可讓我們?yōu)槲覀円院竺枋鲇布蛳乱粋€堅(jiān)實(shí)的專業(yè)基礎(chǔ)，可提高語言的編程能力和素質(zhì)。由于電子信息程專業(yè)理論深、實(shí)踐性強(qiáng)，做好課程設(shè)計(jì)，對學(xué)生掌握本專業(yè)的知識、提高其基本能力是非常重要的。 在這一次課程設(shè)計(jì)中我加強(qiáng)了自己對所學(xué)的知識理解并且提高了自己將理論應(yīng)用于實(shí)踐的能力，培養(yǎng)了專業(yè)素質(zhì)，提高利用用語言對硬件進(jìn)行描述的能力，為今后的專業(yè)課程的學(xué)習(xí)、畢業(yè)設(shè)計(jì)和工作打下良好的基礎(chǔ)。使自己能比較扎實(shí)地掌握本專業(yè)的基礎(chǔ)知識和基本理論，掌握 EDA 技術(shù)、 VHDL 語言的應(yīng)用、 FPGA 開發(fā)等基本技能，受到必要工程訓(xùn)練和初步的科學(xué)研究方法和實(shí)踐訓(xùn)練，增強(qiáng)分析和解決問題的能力。 在使用仿真軟件的同時增強(qiáng)了自己的自學(xué)能力，不論是在圖書館還是網(wǎng)上查閱資料也鍛煉了自己的信息篩選能力，為自己以后的學(xué)習(xí)與工作大些了一定的基 礎(chǔ)，在這個過程 20 中能揚(yáng)長避短，發(fā)揚(yáng)自己的長處，在自己劣勢的地方虛心請教，不僅學(xué)到了專業(yè)知識，同時對自己的性格塑造也是一種完善，收獲到了更好的學(xué)習(xí)方法。總之通過這一次的課程設(shè)計(jì)學(xué)到了很多的東西讓我收獲很大。 參考文獻(xiàn) [1]潘松，黃繼業(yè)， EDA技術(shù)與 VHDL，清華大學(xué)出版社 2021 [2]鄧華， MATAB通信仿真及應(yīng)用實(shí)例詳解，人民郵電出版社 2021 [3]劉敏，魏玲， MATLAB通信仿真與應(yīng)用，國防工業(yè)出版社 2021 [4]程佩青，數(shù)字信號處理，清華大學(xué)出版社 2021
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1