【正文】 Association， EIA) 所制定的異步傳輸標準接口。通常 RS232 接口以 9個接腳 (DB9) 或是 25 個接腳 (DB25) 的型態(tài)出現(xiàn)，一般個人計算機上會有兩組 RS232 接口，分別稱為 COM1 和 COM2。 2 4 6 8 1 0 12 14 1 3 5 7 9 11 13 17 異步串行通信系統(tǒng)主要用于系統(tǒng)調(diào)試和從上位機接收顯示數(shù)據(jù)，采用 RS232 標準串行收發(fā)芯片實現(xiàn)與上位機的串行通訊， 最大傳輸距離和速率在標準中被限定為15 米和 19200bit/s 3) SPI 接口電路 SPI(Serial Peripheral Interfaee，串行外設接口 )總線系統(tǒng)是一種同步串行外設接口，允許 MCU 與各種外圍設備以串行方式進行通信、數(shù)據(jù)交換。外圍設備包括 FLASH、RAM、 A/D 轉(zhuǎn)換器、網(wǎng)絡控制器和 MCU等。 本次系統(tǒng)采用 SPI 總線芯片是 AT25040，作為 EEPROM 存放需要固化的常量數(shù)據(jù)，用于保存本臺 LED 顯示系統(tǒng)的 ID 地址，只有上位機發(fā)來的 ID 地址信息和 LED顯示系統(tǒng)的 ID 地址相匹配時， LED 顯示系統(tǒng)才接收指令集。 AT25040 的 CS 連接到 LPC2214 的 端 。AT25040 的 SCK 連接到 LPC2214 的 端， SPI 時鐘從主機輸出，從機輸入 。AT25040 的 51 連接到 LPC2214 的 端，數(shù)據(jù)從 SPI 主機輸出或輸入到 SPI 從機 。AT25040 的 50 連接到 LPC2214 的 端，數(shù)據(jù)輸入到 SPI 主機或從 SPI 從機輸出 。VCC 接 電源。 4) FLASH 接口電路 Flash存儲器是一種掉電后信息不丟失的存儲器，它具有 低功耗、大容量、擦寫速度快、可整片或分扇區(qū)編程 (燒寫 )、擦除等特點。與傳統(tǒng)的 ROM 和 EPROM 相比，它可以通過與之相連的微處理器在線編程和擦除，這一優(yōu)點使得 FLASH 十分適合嵌入式系統(tǒng)的設計和開發(fā)比’〕。它的另外一個優(yōu)點就是系統(tǒng)升級十分方便，設備供應商甚至用戶自己都可以從網(wǎng)上下載最新版本的程序代碼并載入 FLASH中來實現(xiàn)系統(tǒng)的升級。此外，由于程序可以直接在 FLASH 中運行，因而節(jié)省了引導加載步驟，減少了高成本 FLASH 的容量，節(jié)省了系統(tǒng)空間和功耗。作為一種非易失性存儲器， FLASH在系統(tǒng)中通常用于存放程序代 碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。常用的 FLASH 為 8 位或 16 位的數(shù)據(jù)寬度，編程電壓為單 。 本系統(tǒng)中我們使用的 FLASH 存儲器為 Am29LV160， Am29LV160 的工作電壓為，單片存儲容量為 2M字節(jié)，采用 48 腳 TSOP 封裝 ?？梢砸?8 位 (字節(jié)模式 )或 16 位 (字模式 )數(shù)據(jù)寬度的方式工作。 18 5) SRAM接口電路 SRAM 不具有掉電保持數(shù)據(jù)的特性，但其存取速度遠遠高于 FLASH 存儲器，且具有讀 /寫的屬性，同時利用 ARM 微處理器存儲器接口提供的 SRAM 控制器接口，因此，本設計采用 SRAM 用于數(shù)據(jù)存儲空間。當系統(tǒng)啟動時， CPU首先從復位地址0X0 處讀取啟動代碼，在完成系統(tǒng)的初始化后，所有的代碼在片內(nèi) FLASH 中運行。同時，系統(tǒng)及用戶堆棧則是放在片內(nèi) SRAM 中。 SRAM 的容量是根據(jù)全局數(shù)據(jù)的最大數(shù)而確定的，本系統(tǒng)中使用的 SRAM 是IS61LV25616，單片存儲容量為 256K 字節(jié)， 16 位數(shù)據(jù)寬度，工作電壓為 ，訪問速度為 10ns，采用 44 腳 TSOP 封裝。 LPC2214 與 IS61LV25616 的接口電路圖如圖 43 所示。由于 LPC2214 是 32 位微處 理器，為了發(fā)揮其的犯位高性能，本系統(tǒng)選用兩片 16 位數(shù)據(jù)寬度的 SRAM (IS61LV25616) 并聯(lián)構(gòu)建成 32 位的 SRAM 存儲器系統(tǒng)。 圖 43 LPC2214 與 IS61LV25616 的接口圖 6) 電源電路 電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的基礎，具有極其重要的地位。本系統(tǒng)中， LPC2214 芯片及部分外圍器件需要 和 ，另外部分 19 器件需要 SV直流穩(wěn)壓電源，為了簡化系統(tǒng)電源電路的設計，要求整個系統(tǒng)的輸入電源取用外接高質(zhì)量的 SV直流穩(wěn)壓電源。系統(tǒng)電源 電路如圖 44 所 示 。 圖 44 電源電路 7) 外圍電路 本文采用的外圍電路實現(xiàn)的主要功能是溫度和亮度是控制，采用的溫度傳感器和光敏電阻，其中溫度傳感器用于溫度的轉(zhuǎn)換，光敏電阻用于亮度光線的采集。 DS18B20 數(shù)字溫度計是 由 DALLAS 公司生產(chǎn)的，即單總線器件，具有線路簡單，體積小的特點。因此用它來組成一個測溫系統(tǒng)，具有線路簡單，在一根通信線，可以掛很多這樣的數(shù)字溫度計，十分方便。 DS18B20 產(chǎn)品的特 點 ： （ 1） 只要求一個端口即可實現(xiàn)通信。 （ 2） 在 DS18B20 中的每個器件上都有獨一無二的序列號。 （ 3） 實際應用中不需要外部任何元器件即可實現(xiàn)測溫。 （ 4） 測量溫度范圍在－ 55176。 C 到＋ 125176。 C 之間。 VCC VCC LD117S33 180K GND GND VCC GND VIN VOUT + GND VIN VOUT + GND 發(fā)光二極管 20 （ 5） 數(shù)字溫度計的分辨率用戶可以從 9 位到 12 位選擇。 （ 6） 內(nèi)部有溫度上、下限告警設置。 CPLD 技術 簡介 及硬件電路設計 CPLD 技術 簡介 數(shù)字系統(tǒng)像其它電子系統(tǒng)一樣，往往利用積木式的方法進行設計。由器件搭成電路板，由電路板搭成電子系統(tǒng)。 在設計時，設計者沒有靈活性可一言，搭成的系統(tǒng)需要的芯片種類多且數(shù)目大。隨著半導體技術和 EAD 技術的發(fā)展，傳統(tǒng)的系統(tǒng)設計方法有了飛躍性的進步，在半導體技術方面，可編程技術被廣泛應用到器件設計上，給數(shù)字設計帶來很大的靈活性?，F(xiàn)在構(gòu)成數(shù)字系統(tǒng)僅需要三類“積木塊”即微處理器、存儲器和可編程邏輯器件。微處理器和存儲器從問世以來就是一種可編程的器件。在電子系統(tǒng)中，以前盡管采用了微處理器和存儲器，但仍然需要大量的中、小規(guī)模的數(shù)字集成電路來進行各種邏輯控制，直至最近 10 年，隨著可編程邏輯器件的出現(xiàn)，才給邏輯控制提供了可編程 的現(xiàn)實性和靈活性。由于器件可以進行編程，則硬件的設計便可以像設計軟件那樣方便?，F(xiàn)在越來越多的設計者采用可編程邏輯器件實現(xiàn)邏輯控制，即用所謂 CPU+ARM+CPLD(FPGA)的模式進行設計 FPGA(Field Programmable Gates Array，現(xiàn)場可編程門陣列 )與 CPLD (Complex Programmable Logic Device，復雜可編程邏輯器件 )都 是可編程邏輯器件，它們是在 PAL、 GAL等邏輯器件的基礎之上發(fā)展起來的。同以往的 PAL、 GAL等相比較，CPLD/FPGA 的規(guī)模比較大，適合于時序、組合等邏輯電路應用場合，它可以替代幾十甚至上百塊通用 IC 芯片。這樣的 CPLD/FGPA 實際上就是一個子系統(tǒng)部件。這種芯片具有可編程性和實現(xiàn)方案容易改動的特點。由于芯片內(nèi)部硬件連接系的描述可以存放在磁盤、 ROM、 PROM 或 EPROM 中 ，因而在可編程門陣列芯片及外圍電路保持不動的情況下，換一塊 EPROM 芯片，就能實現(xiàn)一種新的功能。 經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種類型的可編程器件。比較典型的就是 Xilinx公司的 FPGA 器件系列和 Altera 公司的 CPLD 器件系列。 盡管 CPDL、 FGPA 的結(jié)構(gòu)各有其特點和長處，但概括起來，它們是由三大部分組成 ： 21 （ 1） 一個二維的邏輯塊陣列，構(gòu)成了 CLPD 器件的邏輯組成核心。 （ 2） 輸入 /輸出塊。 （ 3） 連接邏輯塊的互連資源，連線資源由各種長度的連線線段組成，其中也有一些可編程的連接開關，它們用邏輯塊之間、邏輯塊與輸入 /輸出塊之間的連接。 CPLD 的硬件電路設計 LED 顯示屏的掃描驅(qū)動電路部分是由 CPLD 來實現(xiàn)的。主要完成灰度數(shù)據(jù)的讀取和發(fā)送，上屏灰度數(shù)據(jù)的產(chǎn)生，移位時鐘的產(chǎn)生，亮度信號的控制，四個分區(qū)鎖存信號的產(chǎn)生，通知 ARM 發(fā)送數(shù)據(jù)等功能。這些功能均在一片 CPLD 中完成，這樣使顯示控制電路板的體積減小，而且，由于 CPLD 功能用硬件描述語言 VHDL編程實現(xiàn)，即我們可以通過使用 VHDL語言編程，來驗證系統(tǒng)方案的可行性及正確性，然后再用 CPLD 硬件來實現(xiàn)，從而可以大大縮短開發(fā)周期，使設計靈活、修改方便 (某一功能的修改只需修改相應的 VHDL程序 )，同時由于 CPLD 的高集成度、高速高可靠性、開發(fā)周期短的特點，大大改善電路性能。 5 LED 彩屏顯示系統(tǒng)的軟件設計 ARM 的軟件設計 ARM 匯編語言的程序結(jié)構(gòu) 在 ARM 匯編語言程序中，以程序段為單位組織代碼。段是相對獨立的指令序列或數(shù)據(jù)序列，具有特定的名稱。段可分為代碼段和數(shù)據(jù)段，代碼段的內(nèi)容為執(zhí)行代碼，數(shù)據(jù)段存放代碼運行時需要用到的數(shù)據(jù)。一個匯編程序至少應該有一個代碼段，當程序較長時，可分割為多個代碼段和數(shù)據(jù)段。 ARM 匯編語言程序中，子程序的調(diào)用一般是通過 BL指令來實現(xiàn)的。該指令在執(zhí)行時完成以下的操作：將子程序的返回地址存放在連接寄存器 LR 中，同時將程序計數(shù)器 PC 指向子程序的入口，當子程序執(zhí)行完返回調(diào)用處時，只需將存放在 LR 中的返回地址重新復制給 PC 即可。 ARM 體系 結(jié)構(gòu)支持 C/C++以及與匯編語言的混合編程，在一個完整的程序設計中，除了初始化部分用匯編語言完成以外，其主要的編程任務都用 C/C++完成，程序 22 在執(zhí)行時首先完成初始化過程，然后跳轉(zhuǎn)到 C/C++程序代碼中，匯編程序和 C/C++程序之間一般沒有參數(shù)的傳遞，也沒有頻繁的相互調(diào)用。 基于 ARM 的系統(tǒng)初始化過程 基于 ARM 的芯片 LPC2138 為復雜的片上系統(tǒng)，這種復雜系統(tǒng)里的硬件模塊是可配置的，需要有軟件來設置其需要的工作狀態(tài)。因此在用戶的應用程序啟動之前，需要有專門的一段啟動代碼來完成對系統(tǒng)的初始化。由于這 類代碼直接面對處理器內(nèi)核和硬件控制器進行編程，一般都使用匯編語言。系統(tǒng)啟動程序所執(zhí)行的操作通常包括以下幾個步驟： （ 1） 設置程序入口指針 （ 2） 設置中斷向量表 （ 3） 初始化存儲器系統(tǒng) （ 4） 初始化 CPU各種模式的堆棧和寄存器 （ 5） 初始化目標系統(tǒng)中要使用的各種片內(nèi)外外設 （ 6） 初始化用戶程序執(zhí)行環(huán)境 （ 7） 引導主應用程序 ARM 要求中斷向量表必須放置在從 0 地址開始，連續(xù) 8 4 字節(jié)的空間內(nèi)。當一個中斷發(fā)生后， ARM 處理器便強制把 PC 指針置為向量表中對應中斷類型的地址值，因為每個中斷只占據(jù)向量表 中 1 個字的存儲器空間，只能放置 1 條 ARM 指令，所以通常在向量表中放的是跳轉(zhuǎn)指令，使程序能從向量表里跳轉(zhuǎn)到存儲器里的其它地方，再執(zhí)行中斷處理。 初始化存儲器系統(tǒng)的編程對象是系統(tǒng)的存儲器控制器，存儲器控制器并不是 ARM內(nèi)核的一部分，不同的系統(tǒng)其設計不盡相同。一個復雜的系統(tǒng)可能存在多種存儲器類型的接口，需要根據(jù)實際的系統(tǒng)設計對此加以配置，對同一種存儲器類型來說，因為訪問速度的差異，需不同的時序設置。 FLASH 和 SRAM 同屬于靜態(tài)存儲器類型，可合用同一個存儲器端口；而 SDRAM 因為有動態(tài)刷新和 地址線復用等特性，通常配有 23 專用的存儲器端口。因 LPC2138 沒有外擴存儲器接口，故無須初始化。 當一個系統(tǒng)上電后，程序?qū)⒆詣訌?0 地址處開始執(zhí)行，因此在系統(tǒng)的初始狀態(tài)，必須保證在 0 地址處存在正確的代碼，即要求 0 地址開始處的存儲器是非易失性的ROM 或 FLASH 等。但是因為 ROM 或 F