基于單片機和cpld的led點陣顯示系統(tǒng)附件-資料下載頁
2025-06-27 19:00本頁面
【正文】 d_logic。 rclk:in std_logic。 d:in std_logic_vector（7 downtown 0）。 srclk:out std_logic ser:in std_logic。 qhn:out std_logic)。end sreg597。architecture a of sreg597 issignal temperature8：std_logic_vector（7 downto 0）；beginprocess(srclk, rclk,srclrn,srldn)beginif (srclrn=’0’) then tempeg8=00000000。 qhn=tempreg8(7) else if(clk’event and clk=’1’)thenif(srldn=‘0‘a(chǎn)nd rclk=’0’)thentempreg8(0)=d(0)。tempreg8(1)=d(1)。tempreg8(2)=d(2)。tempreg8(3)=d(3)。tempreg8(4)=d(4)。tempreg8(5)=d(5)。tempreg8(6)=d(6)。tempreg8(7)=d(7)。qhn= tempreg8(7)。elsetempreg8(0)=ser。tempreg8(1)=d(0)。tempreg8(2)=d(1)。tempreg8(3)=d(2)。tempreg8(4)=d(3)。tempreg8(5)=d(4)。tempreg8(6)=d(5)。tempreg8(7)=d(6)。qhn= tempreg8(7)。end if。 end if。end if。end process。end a。行信號形成模塊library ieee。use 。entity hdline isport(add4，add5:in std_logic。 addin:in std_logic。 clk:in std_logic。 hdc:in std_logic。 lineout:out std_logic cp:out std_logic_vector（3 downtown 0）。 rcki，eni:out std_logic)。end hdline。architecture a of hdline isbeginprocess(addin)begincase addin is when “0000”=lineout=“1111”。when “0001”=lineout=“0000”。when “0010”=lineout=“0001”。when “0011”=lineout=“0010”。when “0100”=lineout=“0011”。when “0101”=lineout=“0100”。when “0110”=lineout=“0101”。when “0111”=lineout=“0110”。when “1000”=lineout=“0111”。when “1001”=lineout=“1000”。when “1010”=lineout=“1001”。when “1011”=lineout=“1010”。when “1100”=lineout=“1011”。when “1101”=lineout=“1100”。when “1110”=lineout=“1101”。when “1111”=lineout=“1110”。when others=lineout=“XXXX”。end case；end process。rcki=hdc。eni=hdc。cp0=not clk and not add5 and not add4。cp1=not clk and not add5 and add4。cp2=not clk and add5 and not add4。cp3=not clk and add5 and add4。en
物理相關(guān)推薦
鄂ICP備17016276號-1