基于cordic算法數(shù)字下變頻器設(shè)計-資料下載頁
2025-06-01 22:29本頁面
【正文】 要進行調(diào)整。如圖 9 為四階 FIR 的 subsystem 要實現(xiàn) 16 階或更高階的濾波器，只需要將濾波器級聯(lián)數(shù)據(jù)相加即可。 7 仿真驗證 Altera 的 DPSBuilder 提供的 HIL 模塊能很好的完成硬件仿真， HIL可以在 Simulink模型與 FPGA開發(fā)板間通過 JTAG通信接口建立一種聯(lián)系，從而實現(xiàn)基于 MATLAB/DSPBuilder 平臺的硬件仿真。本文選用 Altera公司的 Cyclone 系列 EP1C6Q240C8為主芯片的開發(fā)板進行仿真。 NCO 的仿真結(jié)果如圖 10 所示。 圖 10 兩輸出 I/Q 瞬時仿真結(jié)果 由仿真結(jié)果可見用 CORDIC 算法設(shè)計出來的 NCO 還是比較理想的，進一步說明模型與代碼的正確性。 8 結(jié)語 基于 CORDIC 上算法設(shè)計的下變頻器，不僅完全滿足通常各類接收機的要求，而且還能克服傳統(tǒng) NCO 設(shè)計方法所要消耗的大量 ROM。FPGA 固有的硬件可重構(gòu)特點適合于下變頻器的開發(fā)和設(shè)計也適合主頁： 于軟件無線電的開放平臺，本文中采用 DSPBuilder 系統(tǒng)工具和硬件傳真模塊極大的縮短了開發(fā)和仿真的時間，也方便了系統(tǒng)的更改和擴展?？墒乖O(shè)計更加靈活，便捷。 參考文獻 [1] 楊小牛，樓才義，徐建良．軟件無線電原理與應用．北京： 電子工業(yè)出版社， 2021年 [2] 潘 松，黃繼業(yè)，王國棟．現(xiàn)代 DSP 技術(shù)．西安：西安電子科技大學出版社， 2021年 [3] 鄭瑾，葛臨東．基于流水線 CORDIC算法的數(shù)字下變頻實現(xiàn) . 數(shù)字與數(shù)據(jù)處理， 2021 年第 10 期 [4] 潘松，黃繼業(yè) . EDA 技術(shù)與 VHDL(第二版 )，清華大學出版社，2021年 [5] Uwe Meyerbase 著書，劉凌譯 . 數(shù)字信號處理的 FPGA實現(xiàn) (第二版 )，清華大學出版社 2021年 [6] EDA先鋒工作室 . Altera FPGA/CPLD 設(shè)計 (基礎(chǔ)篇 )， 人民郵電出主頁： 版社 2021 年
高考資料相關(guān)推薦
鄂ICP備17016276號-1