【導(dǎo)讀】算機(jī)為基礎(chǔ)而構(gòu)成的控制、管理、決策系統(tǒng)起著越來越重要的作用。根據(jù)當(dāng)前發(fā)展的狀況，分。技術(shù)和人機(jī)接口技術(shù)相互發(fā)展、相互滲透的產(chǎn)物。由于系統(tǒng)可靠性和靈活性的高要求，分布式控制系統(tǒng)的發(fā)展方。目前，DCS的結(jié)構(gòu)可歸。納為“三點(diǎn)一線”式結(jié)構(gòu)?！耙痪€”即DCS計(jì)算機(jī)網(wǎng)絡(luò)；“三點(diǎn)”即連接到網(wǎng)。現(xiàn)場I/O控制站是完成對現(xiàn)場數(shù)據(jù)采集和處理并實(shí)現(xiàn)直接數(shù)字控。制的網(wǎng)絡(luò)節(jié)點(diǎn)；操作員站是處理與運(yùn)行操作有關(guān)的人機(jī)界面功能的網(wǎng)絡(luò)節(jié)點(diǎn)，工程師站是對DCS進(jìn)行離線的配置、組態(tài)工作和在線的系。何時候都處于最佳的工作狀態(tài)。電力、石化、航空、航天、航海等諸多領(lǐng)域廣泛使用。降低船舶運(yùn)行成本，提高船舶技術(shù)管理水平具有十分重要的意義。場設(shè)備、I/O接口系統(tǒng)與計(jì)算機(jī)設(shè)備以及通訊設(shè)備組成。目前，WMS20xx輪機(jī)模擬器以UNIX操作系統(tǒng)為。實(shí)現(xiàn)MSCIS接口系統(tǒng)研制開發(fā)目標(biāo)。

　　

【正文】 (3) 編譯器產(chǎn)生目標(biāo)碼更緊湊，編譯效率更高，執(zhí)行時間更短。 與 C96 語言相比，在軟件移植、開發(fā)速度和庫函數(shù)方面， ASM96 宏匯編語言稍遜。但是 ASM96 宏匯編作為一種傳統(tǒng)的編譯器仍然能夠立足，可以看出有許多其它編譯器是無法超越的優(yōu)勢方面。在系統(tǒng)程序并 不太大，或者要求比較精確的定時系統(tǒng)，采用宏匯編語言非常有效，維護(hù)也比較方便。 MSCIS接口系統(tǒng)的運(yùn)行實(shí)時性要求很高，而且通信卡和主控制卡的軟件都是由一個設(shè)計(jì)者完成，不存在多人共同設(shè)計(jì)的問題，所以設(shè)計(jì)者選用比較熟悉的 ASM96武漢理工大學(xué)碩士學(xué)位論文 24 宏匯編語言編寫單片機(jī)控制程序。 在工程測控系統(tǒng)中，軟件的重要性與硬件設(shè)置同樣重要，編制的軟件必須符合幾個基本要求 [7]： (1) 易理解性、易維護(hù)性，即軟件系統(tǒng)容易閱讀和理解，容易發(fā)現(xiàn)和糾正錯誤，容易修改和補(bǔ)充，采用模塊化程序結(jié)構(gòu)設(shè)計(jì)方案，使工藝流程清晰明了，同時還要盡量減少循環(huán)嵌套、調(diào)用嵌套以 及中斷嵌套的次數(shù)。 (2) 實(shí)時性，即要求系統(tǒng)及時反應(yīng)外部事件的發(fā)生，并及時給出處理結(jié)果。在工程應(yīng)用軟件設(shè)計(jì)中，采用匯編語言比高級語言更具有實(shí)時性。 (3) 可測試性，即比較容易制定出測試準(zhǔn)則和在模擬環(huán)境下運(yùn)行，經(jīng)過靜態(tài)分析和動態(tài)仿真運(yùn)行，證明準(zhǔn)確無誤后方可投入實(shí)際運(yùn)行。 (4) 準(zhǔn)確性，即系統(tǒng)在算法選擇、位數(shù)選擇方面都要適合要求，保證控制結(jié)果的準(zhǔn)確性。 (5) 可靠性，即軟件必須保證在嚴(yán)重干擾的條件下也能可靠的運(yùn)行，這一點(diǎn)尤為重要。 MSCIS 接口系統(tǒng)板卡的單片機(jī)控制程序是依據(jù)這幾個基本要求設(shè)計(jì)和調(diào)試的，采用了模塊化程序設(shè)計(jì)、靜態(tài)或動態(tài) 仿真程序設(shè)計(jì)模擬現(xiàn)實(shí)的運(yùn)行、軟件抗干擾等手段。 單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù) 隨著單片微機(jī)在各個領(lǐng)域中的應(yīng)用越來越廣泛，對其可靠性要求也越來越高。單片機(jī)系統(tǒng)的可靠性由多種因素決定，其中系統(tǒng)抗干擾性能是可靠性的重要指標(biāo)。 80C196KB 單片機(jī)功能強(qiáng)、性能價格比高，顯示出十分廣闊的應(yīng)用前景。該單片機(jī)的硬件結(jié)構(gòu)使其具有一定的抗干擾能力，但當(dāng)它被用于工業(yè)控制或智能化儀器、儀表中時，仍然易受測控現(xiàn)場的各種干擾侵襲，如電網(wǎng)電壓的波動、瞬間短路、過載以及來自于電源和周圍空間的高頻干擾等，往往造成 CPU 的誤動作和 RAM 中數(shù)據(jù)的丟失、錯亂。因此，要使系統(tǒng)可靠地運(yùn)行，必須采取有效的抗干擾措施。 考慮到本系統(tǒng)不僅應(yīng)用于各種仿真接口系統(tǒng)，而且還可用于各種企業(yè)生產(chǎn)現(xiàn)場，為增加系統(tǒng)的抗干擾能力，提高系統(tǒng)在惡劣工作環(huán)境下運(yùn)行的可靠性，采用了各種容錯設(shè)計(jì)和抗干擾措施，使系統(tǒng)能適用于多種工業(yè)過程控制，運(yùn)行安全可靠?？垢蓴_措施有硬件措施和軟件措施。硬件抗干擾技術(shù)是設(shè)計(jì)系統(tǒng)時首先選擇的抗干擾措施，它能有效抑制干擾源，阻斷干擾傳輸通道。只要合理地布置與選擇有關(guān)參數(shù)，硬件抗干擾措施就能抑制系統(tǒng)的絕大部分武漢理工大學(xué)碩士學(xué)位論文 25 干擾。盡管我們采取了硬件抗干擾措施，但由于 干擾信號產(chǎn)生的原因很復(fù)雜，且具有很大的隨機(jī)性，難免保證系統(tǒng)安全不受干擾。因此，往往在硬件抗干擾措施的基礎(chǔ)上，采取軟件抗干擾技術(shù)加以補(bǔ)充，作為硬件措施的輔助手段。軟件抗干擾方法具有簡單、靈活方便、耗費(fèi)硬件資源少的特點(diǎn)，在微機(jī)測控系統(tǒng)中獲得了廣泛應(yīng)用。本系統(tǒng)在軟、硬件設(shè)計(jì)方面采用的主要抗干擾措施如下： 軟件方面 :(1)在程序中適當(dāng)?shù)夭迦肟詹僮髦噶?，防止程序“飛跑”； (2)程序中采取指令冗余設(shè)計(jì)，對重要的指令重寫，可在一定程度上起到抗干擾作用； (3)預(yù)留足夠的堆棧操作空間，在監(jiān)控程序中每循環(huán)一次重新設(shè)置棧指針； (4)在子程序和程序塊的連接處填上絕對跳轉(zhuǎn)指令，使任何狀態(tài)轉(zhuǎn)移分支均能回到監(jiān)控程序； (5)在未用的 EPOROM 內(nèi)設(shè)置陷阱，寫入重新啟動式跳轉(zhuǎn)指令； (6)對邏輯和數(shù)值運(yùn)算的入口和出口條件要正確處理，并且正確使用全局和局部變量及標(biāo)志； (7)采用數(shù)字濾波對現(xiàn)場信號進(jìn)行處理，可抑制輸入通道的干擾。 硬件方面：（ 1）抑制電源干擾，主機(jī)電源采用開關(guān)電源，濾去高頻干擾，模擬量 I/O 通道電源采用線性電源，消除濾波干擾；（ 2）正確配置接地系統(tǒng)，處理好共地信號，防止產(chǎn)生共態(tài)干擾；（ 3）信號的輸入 /輸出盡可能采用光電隔離； (4)模 擬量信號盡早進(jìn)行前置放大并采用 RC 濾波； (5)強(qiáng)電信號與弱電信號分開走線，且傳輸線盡量使用雙絞線和屏蔽電纜防止耦合干擾； (6)利用診斷程序?qū)?CPU、存貯器、 D/A 及 I/O 通道進(jìn)行診斷； (7)采用 WDT 時鐘監(jiān)視電路，避免“死機(jī)”現(xiàn)象發(fā)生。 可編程邏輯器件 [8][11][17][20] 作為可編程邏輯器件的 GAL，它的基本陣列結(jié)構(gòu)沿襲了 PAL 的與─或結(jié)構(gòu)，由可編程的與陣列驅(qū)動不可編程的或陣列。 GAL 器件就是把 EEPROM 的工藝用于 PLD 的結(jié)果。為了減少 GAL 的品種，在電路結(jié)構(gòu)上增加了許多多功能的輸出 邏輯宏單元 OLMC（ Output Logic Marco Cell）電路，對 OLMC 進(jìn)行組態(tài)，可以得到不同的輸出結(jié)構(gòu)，使得器件比輸出部分相對固定的 PAL 芯片更為靈活。 GAL 的 OLMC，可由設(shè)計(jì)者組態(tài)為 5 種結(jié)構(gòu)：專用組合輸出、專用輸入、組合 I/O、寄存器時序輸出和寄存器 I/O。因此，同一 GAL 芯片，既可實(shí)現(xiàn)組合邏輯電路，也可實(shí)現(xiàn)時序邏輯電路，為邏輯設(shè)計(jì)提供了方便。 GAL 器件型號以輸入和輸出的規(guī)模來劃分，如 GAL16V GAL20V GAL22V10 等。 武漢理工大學(xué)碩士學(xué)位論文 26 1．可編程邏輯器件 GAL 的特點(diǎn) 系統(tǒng)在設(shè)計(jì)中選用 GAL 作為可編程的邏輯部分的元件，主要考慮了 GAL的以下幾個優(yōu)點(diǎn)和特點(diǎn)： (1) 快速電擦、電寫，可重復(fù)編程 100 次以上； (2) 有重構(gòu)器件功能；； (3) 低功耗、高速度； (4) 可靠的“防可控硅”效應(yīng)； (5) 100%的成品率， 100%功能可測性； (6) 具有輸出邏輯宏單元 OLMC，可使用戶形成所需的輸出； (7) 可設(shè)置加密位，防止非法復(fù)制邏輯。 (8) 編程數(shù)據(jù)保持 20 年以上不丟失； (9) 可模仿大多數(shù)中小規(guī)模的邏輯數(shù)字電路芯片，簡化設(shè)計(jì)過程，經(jīng)濟(jì)性好。 2．輸出邏輯宏單元 OLMC 及工作原理 GAL 器件的輸出邏輯宏單元結(jié)構(gòu)參見圖 。 圖 GA 武漢理工大學(xué)碩士學(xué)位論文 27 其中： PTUMX 積項(xiàng)選擇多路開關(guān)； TSMUX 三態(tài)門控制選擇多路開關(guān)； OMUX 輸出選擇多路開關(guān)； FMUX 反饋選擇多路開關(guān)。 輸出邏輯宏單元 OLMC 包括上述 4 個開關(guān)單元、 1 個 D 觸發(fā)器和 1 個具有 8輸入端的或門及控制它的極性變換的異或門?；蜷T的輸出來自可編程與陣列或門，每一個輸入對應(yīng)于一個乘積項(xiàng)，它對應(yīng)與陣列中一個與門的輸出。所以，或門的輸出是 8 個與門輸出之和，將或門的輸出直接接到異或門的一個輸出端，其另一個輸入端起控制其輸出極性的作用。 OLMC 的異或門和 4 個多路開關(guān)的控制，是由一些結(jié)構(gòu)控制字 XOR（ N） 、 AC0、 AC（ N）和 SYN 進(jìn)行編程控制的。各個 OLMC 有自己獨(dú)立的結(jié)果控制字 XOR（ N）和 AC1（ N），也有共用的結(jié)構(gòu)控制字 AC0 和 SYN。這些結(jié)構(gòu)控制字集中放置在行地址為第 60 行的具有 82 的結(jié)構(gòu)控制字中。各個 OLMC 中獨(dú)立的結(jié)構(gòu)控制字按其連引線腳的號碼編號，如接引線腳 12的 OLMC，其結(jié)構(gòu)字 XOR（ N）和 AC1（ N）分別編為 XOR（ 12）、 AC1（ 12）。下面分別介紹 4 種開關(guān)單元的功能。 (1) PTMUX 這是一個二選一的多路開關(guān)。它的一個輸入來自可編程與陣列的 8 個積項(xiàng)線的第一個積項(xiàng)。由編程控制器來決定這一積 項(xiàng)是用作對三態(tài)門的控制項(xiàng)。PTMUX 是由編程的結(jié)構(gòu)控制字 AC0 和 AC1（ N）加到二輸入的與門再輸出進(jìn)行控制的。當(dāng) AC0 = 1 且 AC1（ N） = 1 時，第一個積項(xiàng)不用作輸入項(xiàng)，而用作三態(tài)門的控制項(xiàng)；當(dāng) AC0、 AC1（ N）為其它組合時，第一個積項(xiàng)用作或門的一個輸入項(xiàng)。 (2) TSMUX 這是一個四選一的多路開關(guān)。四個輸入分別為：由與陣列來的第一個積項(xiàng)、由公共端來的可作八個 OLMC 公用的控制信號（ OE）、固定的高電平（ VCC）和固定的低電平（ GND）。選擇控制是由結(jié)構(gòu)控制字 AC0 和 AC1（ N）編碼組成的四種可能組合 （ 00、 0 11）來實(shí)現(xiàn)。 （ N） = 00：輸出為固定高電平； （ N） = 01：輸出為固定低電平； （ N） = 10：輸出為公用控制信號（ OE）； （ N） = 11：輸出為與陣列來的第一個積項(xiàng)。 因此，三態(tài)門可有四種控制選擇。當(dāng) （ N） = 00 時，三態(tài)門始武漢理工大學(xué)碩士學(xué)位論文 28 終選通，此時的輸出 I/O（ N）端不能用作輸入，而專用作輸出。當(dāng) （ N） = 01 時，三態(tài)門處于高阻狀態(tài)，無輸出，此時 I/O 可作輸入用。當(dāng)（ N） = 10 時，三態(tài)門的工作狀態(tài)由外接的公用控制信號（ OE）控制。當(dāng) OE = 1 時，作輸出用；當(dāng) OE = 0 時，三態(tài)門無輸出， I/O 端可作輸入用；當(dāng) （ N） = 11 時，則由與陣列的各組的第一積項(xiàng)控制各組的三態(tài)門輸出。 (3) OMUX 這是一個二選一的多路開關(guān)。它由 AC0 和 AC1（ N）作用到一個二輸入端的或非門，通過或非門的輸出對多路開關(guān)選擇進(jìn)行控制。當(dāng) AC0 = 1 且 AC1（ N） = 0 時，為 D 觸發(fā)器輸出，此時，三態(tài)門在 OE 的控制下，如為其它三種組合時，為異或門直接輸出。 (4) FMUX 這是一個四 選一的多路開關(guān)，四個反饋輸入來自： D觸發(fā)器的 1Q 端輸出，I/O 端的外加輸入、相鄰單元的輸出和固定低電平。選擇控制是由結(jié)構(gòu)控制字 AC0、 AC1（ N）、 SYN 的組合來實(shí)現(xiàn)。當(dāng) （ N） .SYN = 10X 時 ,FMUX的輸出為 D 觸發(fā)器的 !Q 端輸出；當(dāng) （ N） .SYN = 11X 時， FMUX 的輸出為 I/O端的外加輸入；當(dāng) （ N） .SYN = 0X1 時 ,FMUX 的輸出為相鄰單元的輸出；當(dāng) （ N） .SYN = 0X0 時 ,FMUX 的輸出為固定低電平。在最靠外兩端的 OLMC 中， !SYN 代替 AC0， SYN 代替 AC1（ M）（ M 表示臨級）作為 FMUX 的輸入。 異或門的輸入 XOR（ N） = 0 時， N 腳輸出低有效，產(chǎn)生負(fù)邏輯； XOR（ N）= 1 時， N腳輸出高有效，產(chǎn)生正邏輯。 3． GAL 在模擬量輸出接口卡上的應(yīng)用 在接口系統(tǒng)的 AO 卡上使用了 4 片 GAL16V8D 這種可編程邏輯芯片，主要用于板卡數(shù)字邏輯控制、系統(tǒng)重構(gòu)、邏輯加密電路、多路開關(guān)等方面。 根據(jù)結(jié)構(gòu)控制字的不同編程組合，可使 OLMC 實(shí)現(xiàn)多種電路功能的輸出，AO 卡上應(yīng)用了其中一種組合：專用組合輸出結(jié)構(gòu)，即 （ N） .SYN = 100。 在 AO 卡上使用的是 4 片 GAL16V8D， CLK（引腳 1）和 OE（引腳 11）都作為普通輸入用。注意：它的中間兩個輸出邏輯宏單元 OLMC（ 15）、 OLMC（ 16），沒有向相鄰單元反饋的連線，故不能向相鄰單元反饋信號。 一、 AO卡中 GAL16V8(U4)邏輯功能 AO 卡中的 U4 單元 GAL16V8(請見附錄 1 AO 卡原理圖 )的目的是構(gòu)造系統(tǒng)的端口譯碼邏輯、片選譯碼邏輯和高速輸入中斷，輸入腳 1， 2， 3， 4， 5， 6，武漢理工大學(xué)碩士學(xué)位論文 29 7， 8 與單片機(jī)的 A1 A1 A1 A1 A1 A A A8 相連接，主要 用于實(shí)現(xiàn)數(shù)據(jù)和程序存儲器的片選。 輸入腳 9 和輸出腳 11 與三態(tài)緩沖門74LS125 的輸出端和控制端相連接，其作用是實(shí)現(xiàn)上位機(jī)將數(shù)據(jù)通過數(shù)據(jù)總線寫入選中的 I/O端口，輸出腳 12和數(shù)據(jù)地址鎖存器 74LS573的使能端相連，其作用為對 I/O 端口地址譯碼、對 I/O 端口的數(shù)據(jù)傳輸使能、對下位功能板卡片選使能、機(jī)箱總線 I/O 信號有效，輸入腳 18 和 19分別接程序存儲器和數(shù)據(jù)存儲器的片選端，其目的就是為數(shù)據(jù)和程序存儲器分配存儲地址空間，各個引腳的邏輯表達(dá)式如下： OUT12 = IN9 OUT13 = IN11 OUT16 = IN1* IN2* IN3* IN4* IN5* IN6* IN7 OUT18 = IN1 OUT19 = IN1 + IN1* IN2* IN3* IN4* IN5* IN6* IN7 二、 AO卡中 GAL16V8(U5)邏輯功能 AO 卡中的 U5 單元 GAL16V8(請見附錄 1 AO 卡原理圖 )的目的是實(shí)現(xiàn)數(shù)模轉(zhuǎn)換器的片選和所需的控制邏輯。輸入腳 3 分別與 A0、 A A2 相連接，用于提供寫入 D/A 轉(zhuǎn)換器高低數(shù)據(jù)傳送的地址，輸入腳 6與單片機(jī)的 RD、WR 信號相連，用于提供 D/A 轉(zhuǎn)換器所需讀 寫控制信號，輸入腳 7 和觸發(fā)器74LS74 的輸出端連接，輸入腳 8 與 D7 相連接，輸出腳 12 和地址數(shù)據(jù)鎖存器74LS373 的使能端連接，用于控制多路開關(guān)的分時傳送，輸出腳 13 接 DAC1210的最高位 D11， 14 腳接觸發(fā)器 74LS74 的時鐘輸入