【正文】 特性 圖 輸出為高電平時的電路 電流的實際方向與所設(shè)方向相反 在輸入為低電平，即 vI＝ VIL＝ 0時，此時 T1導(dǎo)通， T2截止，電流從 T1管流出到負(fù)載，輸出電壓 VOH＝ VDD－IOHRON1隨電流增加而下降。 CMOS 反相器的靜態(tài)輸入和輸出特性 圖 輸出為高電平時的輸出特性 高電平輸出特性也和管子的輸出特性有關(guān)，而且 vGS越負(fù)，電壓下降的越少 CMOS反相器的動態(tài)特性 一、傳輸延遲時間 tPHL和 tPLH CMOS電路 tPHL＝ tPLH 二、交流噪聲容限 CMOS反相器的動態(tài)特性 圖 交流噪聲容限在不同 VDD時交流噪聲容限與噪聲電壓作用時間的關(guān)系 它反映 CMOS反相器的動態(tài)抗干擾能力。其中 tw 是脈沖寬度。 VNA=f（ tw） 三、動態(tài)功耗 CMOS反相器的動態(tài)特性 2LC DDVfCP ?電容充放電的功耗為 兩個管子同時導(dǎo)通時的功耗 PT為 CMOS反相器的動態(tài)特性 2PDT A VDDTDDVfCIVP ??總的動態(tài)功耗為 CTD PPP ?? CMOS反相器的動態(tài)特性 CMOS反相器的總功耗靜態(tài)功耗和動態(tài)功耗之和，即 sDT O T PPP ?? 其他類型的 CMOS邏輯門 T T3為兩個串聯(lián)的 PMOS， T T4為兩個并聯(lián)的 NMOS 圖 CMOS與非門 一、其他邏輯功能的 CMOS門電路 )( ?? ABY T T3為兩個并聯(lián)的PMOS， T T4為兩個串聯(lián)的 NMOS )( ??? BAY2. 或非門： CMOS邏輯門 圖 CMOS或非門 CMOS門電路 CMOS邏輯門 上面電路存在的問題： ①輸出電阻 RO受輸入狀態(tài)的影響； ONONOONONOONONONOONONONORRRBARRRBARRRRBARRRRBA?????????????????3131420,11,021//0,021,1則則則則②輸出的高低電平受輸入端數(shù)目的影響 CMOS邏輯門 輸入端數(shù)目愈多，低電平 VOL越高；輸出高電平VOH也提高 ③ 輸入狀態(tài)不同對電壓傳輸特性有影響，使 T T4達到開啟電壓時，輸入電壓 vI不同 改進電路均采用帶緩沖級的結(jié)構(gòu)，如圖 為帶緩沖級的 CMOS與非門電路 其他類型的 CMOS邏輯門 圖 帶緩沖級的與非門 )())(( ???????? ABBAF二、漏極開路輸出的門電路（ OD門） 其他類型的 CMOS邏輯門 圖 OD輸出與非門 74HC03電路結(jié)構(gòu)圖 OD門 其他類型的 CMOS邏輯門 圖 OD門的邏輯符號 在使用 OD門時，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上。 ABYV D D 1圖 3 . 3 . 2 6 O D 門 工 作 電 路R L 其他類型的 CMOS邏輯門 電平轉(zhuǎn)換 圖 線與邏輯電路的接法 其他類型的 CMOS邏輯門 RL的計算 其他類型的 CMOS邏輯門 ① OD門輸出為高電平 ＆＆＆＆＆R Ln圖 3 . 3 . 2 8 O D 輸 出 為 高 電 平 帶 負(fù) 載 的 情 況mDDV ?＆I O HI O HI O HRLII I HI I HI I HOHIHOHLDDVmInIRV???? )(IHOHOHDDL mInIVVR???( m a x)② OD門輸出為低電平 ＆＆＆＆＆R Ln圖 2 . 3 . 2 9 O D 低 電 平 輸 出 時 用 帶 負(fù) 載 的 情 況LI DDV ?＆m?ILIILIILI (m ax )OLIm a x)(OLILLOLDD IImRVV ?????ILOLOLDDL ImIVVR?????m a x( m i n) 其他類型的 CMOS邏輯門 OD門輸出低電平最大值 三、 CMOS傳輸門 其他類型的 CMOS邏輯門 T1為 NMOS管， T2為 PMOS管， C和 C?為互補控制信號 圖 CMOS傳輸門 ? ? 其他類型的 CMOS邏輯門 圖 傳輸門的工作電路 （ 1） C＝ 0， C?＝ 1 只要 vI在 0～ VDD之間變化， T1和 T2同時截止，輸入和輸出為高阻態(tài)，傳輸門截止，輸出 vo＝ 0 其他類型的 CMOS邏輯門 （ 2） C＝ 1， C?＝ 0 vI 在 0～ VDD時，輸出為 vo＝ vI 0 vI VDDVGS(th)N |VGS(th)P| vI VDD 其工作原理為：當(dāng) C＝ 1,開關(guān)閉合， vo＝ vI ；當(dāng) C＝ 0 ,開關(guān)斷開，輸出高阻態(tài)。 圖 CMOS雙向模擬開關(guān)的電路及符號 其他類型的 CMOS邏輯門 四、三態(tài)輸出的 CMOS門電路 其他類型的 CMOS邏輯門 圖 CMOS三態(tài)門的電路及符號 1AYV D DAEN1T2TY圖 3 . 3 . 4 0 與 非 門 控 制 的 C M O S 三 態(tài) 非 門＆ ENEN2T ? 其他類型的 CMOS邏輯門 例 1 CMOS門電路如圖 ，試分析電路的邏輯功能 V D DABV D DCY圖 3 . 3 . 4 1 例 3 . 3 . 2 電 路C ?)( ?? BA解：當(dāng) C＝ 0時， C ?＝ 1，傳輸門為高阻態(tài)，故輸出 Y＝ Z 故這是由 CMOS或非門和 CMOS傳輸門構(gòu)成的三態(tài)或非門 傳輸門 當(dāng) C＝ 1時， C ?＝ 0，傳輸門為開啟，輸出Y＝（ A＋ B） ? T G1AY 1V D D?K100圖 3 . 3 . 4 2 ( a )解：（ a） Y＝ A 例 2 由 CMOS傳輸門構(gòu)成的電路如圖（ a）、（ b）、（ c）所示，試寫出各電路的輸出函數(shù)的表達式。 (b)輸出、輸入真值表為 ABY 20 00 011 110 0 0 1輸出邏輯式為 ABY ?T G 11AV D D圖 3 . 3 . 4 2 ( b )T G 21B?K100Y 2T GT G11V D DABY 3R L圖 3 . 3 . 4 2 ( c ）ABY 3000011 111 0 0 0其輸出邏輯式為 )( ??? BAY注：為了避免傳輸門關(guān)閉時出現(xiàn)高阻態(tài)，可以在輸出端通過大電阻接地；也可以輸出端通過電阻接電源。這樣輸出端均會有確定的值。 (C)其輸出輸入真值表為 AY圖 3 . 3 . 4 3 例 3 . 3 . 4 的 電 路V D D 1T2TT G11AYENNE ? NE ?例 3 電路如圖 。試分析其邏輯功能 解：當(dāng) EN?＝ 1時，傳輸門截止，輸出為 Y＝ Z（高阻態(tài)）當(dāng) EN?＝ 0時，傳輸門開啟， CMOS反相器的輸出通過傳輸門到達輸出，使得 Y＝ A?，故為三態(tài)輸出的反相器。 TTL電路與 CMOS電路的接口 * 無論何種門作為驅(qū)動門，都必須為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動電流。 驅(qū) 動 門 負(fù) 載 門(m i n )(m i n ) IHOH VV ?( m a x )( m a x ) ILOL VV ?(m ax )(m ax ) IHOH nII ?( m a x)( m a x) ILOL mII ?其中 n和 m分別為負(fù)載電流中 IIH、和 IIL的個數(shù)。 驅(qū) 動 門負(fù) 載 門圖 3 . 8 . 1 驅(qū) 動 門 和 負(fù) 載 門 的 連 接集成邏輯門使用中的幾個問題 a. 將多余端和使用的輸入端并聯(lián)使用 注：這種方法對 ECL門使帶負(fù)載能力下降，對于CMOS門可降低工作速度，增加功耗。 b. 將多余端懸空或剪掉 注：對于 TTL門電路，由于輸入阻抗小，影響不大；對于 CMOS門、 ECL門，會使電路不能穩(wěn)定工作 c. 依照邏輯門的功能將多余端接固定的電平 ，如對于與門和與非門，多余端可接高電平；而或門和或非門可接低電平， TTL電路與 CMOS電路的接口 * 電平的匹配 方法是接 上拉電阻 或 利用 OC門來進行電平轉(zhuǎn)換 ，現(xiàn)在有現(xiàn)成的各類電平轉(zhuǎn)換電路供用戶選擇。 在滿足電平匹配的情況下， TTL門電路的驅(qū)動電流大，可以直接驅(qū)動 CMOS門。而 CMOS門的驅(qū)動電流很小，不能直接驅(qū)動 TTL門。 采用的方法是使用專門的接口電路。注意：同一類型不同系列的邏輯門也要注意器件使用配合的問題 TTL電路與 CMOS電路的接口 *