實(shí)驗(yàn)09xilinxise應(yīng)用-資料下載頁(yè)
2025-05-13 16:24本頁(yè)面
【正文】 用 來設(shè)定 I/O 腳的位置 ,以得到正確的輸出文件 . Project ? New Source. 設(shè)定輸入的文件格式為 Implementation Constraints File, 文件名稱為 led(自動(dòng)儲(chǔ)存為 ) 5 創(chuàng)建約束 （ 2）一直點(diǎn)擊 next，最后按 finish （ 3）選擇 source for Implementation選項(xiàng) （ 4）點(diǎn)選 Sourcees窗口內(nèi)的 ,點(diǎn)擊 processess窗口里的 user constraints，雙擊 edit constraints（ txt），輸入后儲(chǔ)存文件 . 其中 ,“LOC”代表管腳定義，相關(guān)管腳定義請(qǐng)參考實(shí)驗(yàn)板使用手冊(cè) ； “ IOSTANDARD”代表電平標(biāo)準(zhǔn)，實(shí)驗(yàn)中設(shè)定為 LVCMOS33； “ SLEW”代表信號(hào)的翻轉(zhuǎn)速率，有 fast和 slow之分，默認(rèn)是 slow，時(shí)鐘信號(hào) clk變化比較快可設(shè)定為 fast。 5 創(chuàng)建約束 （ 4）在執(zhí)行設(shè)計(jì)之前，需將之前我們仿真時(shí)修改的代碼給還原，將代碼 的第 37行去能，第 38行使能，然后保存。 (5) 重新執(zhí)行 Generate Programming File, 確認(rèn)設(shè)計(jì)無誤（即確認(rèn)所有步驟后均出現(xiàn)綠色的打勾 ,表示無錯(cuò)或至少?zèng)]有步驟出現(xiàn)紅色打叉 [X]的符號(hào) ,表示沒有不可容忍的錯(cuò)誤）。 6 下載設(shè)計(jì)到實(shí)驗(yàn)板 (1) 在完成設(shè)計(jì)驗(yàn)證之后 ,就可以將 寫入到 FPGA 內(nèi)部 ,此時(shí)連接BASYS2實(shí)驗(yàn)板的 USB下載線到 PC機(jī)，并打開 BASYS2實(shí)驗(yàn)板上的電源開關(guān)，在 PC機(jī)桌面點(diǎn)擊 “ 開始 DigilentAdept adept”，打開專門的下載工具。 Adept下載工具界面 6 下載設(shè)計(jì)到實(shí)驗(yàn)板 (2) 此時(shí) Adept工具會(huì)自動(dòng)識(shí)別到器件。接著點(diǎn)擊 Browse，找到設(shè)計(jì)工程所在目錄下的 尋找 .bit文件 6 下載設(shè)計(jì)到實(shí)驗(yàn)板 （ 3）點(diǎn)擊打開，點(diǎn)擊 “ 是 ” 確認(rèn) bit文件 6 下載設(shè)計(jì)到實(shí)驗(yàn)板 (4) 點(diǎn)擊 Program，在彈出信息中再次點(diǎn)擊 “ 是 ” 點(diǎn)擊 program 6 下載設(shè)計(jì)到實(shí)驗(yàn)板 (5) 下載成功后，會(huì)在下載界面欄的下方窗口中出現(xiàn) Program Successful信息。 成功下載 (6) 查看開發(fā)板， 將 SW0撥為 low，可以看到 LD0、 LD LD LD3在閃爍。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1