計(jì)算機(jī)組成原理第4章1存儲(chǔ)器-資料下載頁
2025-05-12 16:36本頁面
【正文】 譯 碼 I/O1 I/O2 I/O3 I/O4 WE CS 第一組 第二組 第三組 第四組 ③ Intel 2114 RAM 矩陣 (64 64) 寫 0 0 0 0 0 0 0 0 0 0 第一組 第二組 第三組 第四組 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 讀寫電路 讀寫電路 讀寫電路 讀寫電路 … … … … … … … … 0 1 63 0 15 … … 行 地 址 譯 碼 列 地 址 譯 碼 I/O1 I/O2 I/O3 I/O4 WE CS ③ Intel 2114 RAM 矩陣 (64 64) 寫 15 0 31 16 47 32 63 48 … … … … 0 0 0 0 0 0 0 0 0 0 第一組 第二組 第三組 第四組 ③ Intel 2114 RAM 矩陣 (64 64) 寫 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 讀寫電路 讀寫電路 讀寫電路 讀寫電路 … … … … … … … … 0 1 63 0 15 … … 行 地 址 譯 碼 列 地 址 譯 碼 I/O1 I/O2 I/O3 I/O4 WE CS 15 0 31 16 47 32 63 48 … … … 0 … 16 48 32 … … … 0 0 0 0 0 0 0 0 0 0 Intel2114靜態(tài) MOS芯片邏輯結(jié)構(gòu)框圖 A CS D OUT 地址有效 地址失效 片選失效 數(shù)據(jù)有效 數(shù)據(jù)穩(wěn)定 高阻 (3) 靜態(tài) RAM 讀 時(shí)序 t A t CO t OHA t OTD t RC 片選有效 讀周期 tRC 地址有效 下一次地址有效 讀時(shí)間 tA 地址有效 數(shù)據(jù)穩(wěn)定 tCO 片選有效 數(shù)據(jù)穩(wěn)定 OTD 片選失效 輸出高阻OHA 地址失效后的 數(shù)據(jù)維持時(shí)間 WE A CS WE D OUT D IN (4) 靜態(tài) RAM (2114) 寫 時(shí)序 t WC t W t AW t DW t DH t WR 寫周期 tWC 地址有效 下一次地址有效 寫時(shí)間 tW 寫命令 WE 的有效時(shí)間 tAW 地址有效 片選有效的滯后時(shí)間 tWR 片選失效 下一次地址有效 tDW 數(shù)據(jù)穩(wěn)定 WE 失效 DH WE 失效后的數(shù)據(jù)維持時(shí)間 滯后 滯后 恢復(fù)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1