【正文】 ess(clk,reception) variable rcrcvar : std_logic_vector(5 downto 0)。 begin if(clk39。event and clk = 39。139。)then if(rt=39。039。and reception=39。139。)then rdtemp=coded_data(16 DOWNTO 5)。rdatacrc=coded_data。 24 rt=(others=39。039。)。 error1=39。039。rt=39。139。 elsif(rt=39。139。and rt7)then datafini=39。039。rt=rt+1。 rcrcvar:=rdtemp(11 downto 6)xor multi_coef。 if(rdtemp(11)=39。139。)then rdtemp=rcrcvar(4 downto 0)amp。 rdtemp(5 downto 0)amp。 39。039。 else rdtemp=rdtemp(10 downto 0) amp。 39。039。 end if。 elsif(rt=39。139。 and rt=7)then datafini=39。139。 decode_data=rdatacrc(16 downto 5)。 rt=39。039。 if(rdatacrc(4 downto 0) /=rdtemp(11 downto 7)) then error1=39。139。 end if。 end if。 end if。 end process。 end hev。 解碼功能模塊 圖 44 CRC 解碼模塊 仿真波形 :添加激勵(lì)信號(hào) clk 時(shí)鐘信號(hào)周期為 10ns，數(shù)據(jù)裝載 reception 為1，輸入數(shù)據(jù) coded_data: 11001101010101000，激勵(lì)信號(hào)添加完成，按照軟 件設(shè)計(jì)進(jìn)行仿真輸出數(shù)據(jù) decode_data 為 110011010101，將解碼器模塊仿真數(shù)據(jù)四川理工學(xué)院本科生畢業(yè)（論文）設(shè)計(jì) 25 與編碼器仿真數(shù)據(jù)做對(duì)比，可以看出編碼模塊的輸出數(shù)據(jù) coded_data 輸入解碼模塊后解碼出的數(shù)據(jù)與編碼器的輸入數(shù)據(jù)相同，可以證明解碼器模塊功能能夠準(zhǔn)確實(shí)現(xiàn)。 11 10 7 6 4 3 2 1x x x x x x x? ? ? ? ? ? ? 635 4 2 11 10 7 6 4 3 211 10 8 68 7 4 28 7 5 35 4 25 4 21111110xxx x x x x x x x x xx x x xx x x xx x x xx x xx x x??? ? ? ? ? ? ? ? ? ?? ? ?? ? ? ?? ? ??????? 100100111 01 01 11 00 11 01 11 01110101110011110101110101110101000000 圖 45 CRC 解碼仿真 循環(huán)冗余碼編碼模塊與解碼模塊聯(lián)合運(yùn)行 模塊聯(lián)合連 接示意圖 : 26 圖 46 CRC 編解碼模塊連接 聯(lián)合仿真波形圖 : 將 CRC編碼器與 CRC 解碼器兩個(gè)程序模塊進(jìn)行組合，編碼和解碼一次仿真中完成，從仿真波形整數(shù)據(jù)可以看出數(shù)據(jù)結(jié)果與兩個(gè)模塊單獨(dú)工作時(shí)產(chǎn)生的數(shù)據(jù)相吻合，經(jīng)過(guò)多組數(shù)據(jù)的驗(yàn)證，表明 CRC 編解碼模塊聯(lián)合工作正常，數(shù)據(jù)結(jié)果正確可靠。 圖 47 CRC 編解碼聯(lián)合仿真 四川理工學(xué)院本科畢業(yè)（設(shè)計(jì)）論文 27 第 5 章 結(jié)束語(yǔ) 本文詳細(xì)的介紹了循環(huán)冗余校驗(yàn)碼的編解碼器的基本理論和方法 ,通過(guò)仿真實(shí)驗(yàn)驗(yàn)證正確無(wú)誤 ,方案切實(shí)可行。在進(jìn)行本設(shè)計(jì)之初對(duì) CRC 知之甚少，在設(shè)計(jì)的開(kāi)始階段感到非常的迷茫 ，常常感覺(jué)無(wú)從下手，在大量查閱資料之后慢慢的找到了一點(diǎn)突破口，了解到設(shè)計(jì)循環(huán)冗余校驗(yàn)碼需要深厚的理論基礎(chǔ)，而且涉及的理論學(xué)科范圍較廣囊括了大學(xué)期間的多門(mén)重要基礎(chǔ)課程。首先進(jìn)行了 CRC 的理論學(xué)習(xí)，系統(tǒng)地對(duì)《信息論基礎(chǔ)》做了學(xué)習(xí)，也再一次復(fù)習(xí)了《通信原理》、《線(xiàn)性代數(shù)》、《數(shù)字電子技術(shù)》、《 EDA 技術(shù)》。通過(guò)本次設(shè)計(jì)可以看出自己在基礎(chǔ)理論知識(shí)方面上存在的薄弱環(huán)節(jié)，看到了自己理論聯(lián)系實(shí)際的不足。 通過(guò)本次設(shè)計(jì)增強(qiáng)了自己的動(dòng)手能力，提高了自學(xué)能力。 28 致 謝 大學(xué)生活即將告一 段落，在四川理工學(xué)院學(xué)習(xí)的四年將是我終身難忘，母校對(duì)我的培養(yǎng)和各位老師的付出我不甚感激，再此更要特別感謝我的導(dǎo)師陳彬老師， 本設(shè)計(jì)的完成是在我們的導(dǎo)師 陳彬 老師的細(xì)心指導(dǎo)下進(jìn)行的。在每次設(shè)計(jì)遇到問(wèn)題時(shí)老師不辭辛苦的講解才使得我的設(shè)計(jì)順利的進(jìn)行。從設(shè)計(jì)的選題到資料的搜集直至最后設(shè)計(jì)的修改的整個(gè)過(guò)程中，花費(fèi)了 陳 老師很多的寶貴時(shí)間和精力，在此向?qū)煴硎局孕牡馗兄x！導(dǎo)師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，開(kāi)拓進(jìn)取的精神和高度的責(zé)任心都將使學(xué)生受益終生！ 其次在此還要感謝我的室友，在設(shè)計(jì)中遇到問(wèn)題我們互相學(xué)習(xí)，共同討論，使我受益匪淺。 總之， 感謝每一位關(guān)心過(guò)我，愛(ài)護(hù)過(guò)我的人。滴水之恩，當(dāng)涌泉相報(bào)。最后，再次感謝我的導(dǎo)師陳彬老師。 此外，我還要對(duì)在這次設(shè)計(jì)中，幫助和支持我的同學(xué)，表示感謝！ 此外，我還要對(duì)在這次設(shè)計(jì)中，幫助和支持我的同學(xué)，表示感謝！ 姓名：論文題目 29 參考文獻(xiàn) [1] 樊昌信，曹麗娜 通信原理 北京：國(guó)防工業(yè)出版社， 2021 [2] 李斗，殷悅，羅燕 信息論與編碼理論 北京：電子工業(yè)出版社， 2021 [3] 廖海紅，通信系統(tǒng)的 CRC 算法的研究和工程實(shí)現(xiàn) [D] 北京 :北京郵電大學(xué)信息工 程學(xué)院， 2021 [4] 王新梅，肖國(guó)鎮(zhèn) 糾錯(cuò)碼 原理與方法（修訂版） 西安：西安電子科技大學(xué)出版社， 2021 [5] 張宗橙 糾錯(cuò)編碼原理和應(yīng)用 北京：電子工業(yè)出版社， 2021 [6] 劉春陽(yáng) 基于 FPGA的串行通信實(shí)現(xiàn)與 CRC 校驗(yàn) 北京：北京化工大學(xué)， 2021 [7] 傅祖蕓 信息論 基礎(chǔ)理論與應(yīng)用 北京：電子工業(yè)出版社， 2021 [8] 萬(wàn)哲先 代數(shù)與編碼 北京：科學(xué)出版社， 1980 [9] 曹雪虹 信息論與編碼 北京：清華大學(xué)出版社， 2021 [10] 同濟(jì)大學(xué)應(yīng)用數(shù)學(xué)系 線(xiàn)性代數(shù) 北京：高等 教育出版社， 2021 [11] 徐秀娟 線(xiàn)性代數(shù) 北京：科學(xué)出版社， 2021 [12] 潘松，王國(guó)棟 VHDL 實(shí)用教程（第二版）【 M】 .成都：電子科技大學(xué)出版社， 2021 [13] 潘松 EDA技術(shù)實(shí)用教程（第四版） [M].北京：科學(xué)出版社， 2021 [14] 張宇，劉鳳榮，楊瑞朋 基于 FPGA的 CRC 算法和 VHDL 設(shè)計(jì) 鄭州：防空兵指揮學(xué)院， 2021 [15] 井海明，高占鳳 用 VHDL 設(shè)計(jì) CRC 發(fā)生器和校驗(yàn)器 石家莊：石家莊鐵道學(xué)院， 2021 [16] Berrou C， Glavieux A， Tthitimajshima P. Near Shannon Limit Error Correcting Coding and Decoding:Turbo . Commun.,1993:10641070 [17] Gallager R,Lowdensity Paritycheck codes,IRE IT,1962,8(1):2128 [18] John Edition 1995 [19] Lucky R W,Salz J,Weldon, of Data Communication,McGrawHill,1968 30 附 錄 A 程序代碼 CRC 校驗(yàn)生成模塊： LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY CRCSEND IS PORT( SDATA:IN STD_LOGIC_VECTOR(11 DOWNTO 0)。 CLK,DATALD: IN STD_LOGIC。 DATACRCO:OUT STD_LOGIC_VECTOR(16 DOWNTO 0)。 HSEND:OUT STD_LOGIC)。 END CRCSEND。 ARCHITECTURE COMM OF CRCSEND IS CONSTANT MULTI_COEF : STD_LOGIC_VECTOR(5 DOWNTO 0) := 110101。 SIGNAL CNT :STD_LOGIC_VECTOR(4 DOWNTO 0)。 SIGNAL DTEMP,SDATAM :STD_LOGIC_VECTOR(11 DOWNTO 0)。 SIGNAL RDATACRC:STD_LOGIC_VECTOR(16 DOWNTO 0)。 SIGNAL ST :STD_LOGIC。 BEGIN PROCESS(CLK) VARIABLE CRCVAR : STD_LOGIC_VECTOR(5 DOWNTO 0)。 BEGIN IF(CLK39。EVENT AND CLK = 39。139。)THEN IF(ST=39。039。AND DATALD=39。139。)THEN DTEMP=SDATA。 SDATAM=SDATA。 CNT=(OTHERS=39。039。)。 HSEND=39。039。 ST=39。139。 姓名：論文題目 31 ELSIF(ST=39。139。 AND CNT7) THEN CNT=CNT+1。 IF(DTEMP(11)=39。139。)THEN CRCVAR:=DTEMP(11 DOWNTO 6)XOR MULTI_COEF。 DTEMP=CRCVAR(4 DOWNTO 0)amp。 DTEMP(5 DOWNTO 0) amp。 39。039。 ELSE DTEMP=DTEMP(10 DOWNTO 0) amp。 39。039。 END IF。 ELSIF(ST=39。139。 AND CNT=7) THEN DATACRCO=SDATAM amp。 DTEMP(11 DOWNTO 7)。 HSEND=39。139。 CNT=CNT+1。 ELSIF(ST=39。139。 AND CNT=8) THEN HSEND=39。039。 ST=39。039。 END IF。 END IF。 END PROCESS。 END COMM。 32 附 錄 B CRC 校驗(yàn)查錯(cuò)模塊 LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY CRCREC IS PORT( DATACRCI:IN STD_LOGIC_VECTOR(16 DOWNTO 0)。 CLK,HRECV: IN STD_LOGIC。 RDATA:OUT STD_LOGIC_VECTOR(11 DOWNTO 0)。 ERROR1,DATAFINI:OUT STD_LOGIC)。 END CRCREC。 ARCHITECTURE COMM OF CRCREC IS CONSTANT MULTI_COEF:STD_LOGIC_VECTOR(5 DOWNTO 0) := 110101。 SIGNAL RCNT:STD_LOGIC_VECTOR(4 DOWNTO 0)。 SIGNAL RDTEMP:STD_LOGIC_VECTOR(11 DOWNTO 0)。 SIGNAL RDATACRC:STD_LOGIC_VECTOR(16 DOWNTO 0)。 SIGNAL RT:STD_LOGIC。 BEGIN PROCESS(CLK,HRECV) VARIABLE RCRCVAR : STD_LOGIC_VECTOR(5 DOWNTO 0)。 BEGIN IF(CLK39。EVENT AND CLK = 39。139。)THEN I