【導(dǎo)讀】在競(jìng)賽中以上3個(gè)設(shè)計(jì)總結(jié)報(bào)告都獲得了較好的評(píng)分，作為實(shí)例，拋磚引玉，僅作為參考。相環(huán)式頻率合成器技術(shù)，由FPGA實(shí)現(xiàn)對(duì)PLL頻率合成器的控制?？勺詣?dòng)改變頻率，步進(jìn)達(dá)。同時(shí)系統(tǒng)還實(shí)現(xiàn)了頻率擴(kuò)展、自制音源、立體聲編碼等實(shí)用性功能。超高速硬件描述語(yǔ)言VHDL,在Xilinx公司的SpartanⅡ系列的XC2S2020PQ-208芯片上編程。達(dá)到10-3；輸出功率≥20mW；輸出電壓可穩(wěn)定在1V±。注意1：目錄中的頁(yè)碼根據(jù)實(shí)際論文的頁(yè)碼編寫，此處全部用x表示。題目要求設(shè)計(jì)一個(gè)電壓控制的LC振蕩器，振蕩器的輸出為正弦波。率合成技術(shù)，利用鎖相環(huán)的原理，使輸出電壓穩(wěn)定在一固定頻率上。部分利用液晶顯示模塊，液晶顯示模塊顯示設(shè)定頻率、輸出頻率以及電壓峰-峰值。

　　

【正文】 ??????????????????? x 3. 軟件設(shè)計(jì) ???? ????????????????????????????? x 開發(fā)軟件及編程語(yǔ)言簡(jiǎn)介 ?????????????????????????? x 軟件實(shí)現(xiàn)方法 ??????????????????????????????? x 37 等精度頻率測(cè)量的實(shí)現(xiàn) ?????????????????????????? x ??????????????????????????? x 程序流程圖 ??????????????????????????????? x 程序清單 及仿真 ????????????????????????????? x 4. 系統(tǒng)測(cè)試 ????????????????????????????????? x 測(cè)試儀器與設(shè)備 ?????????????????????????????? x 指標(biāo)測(cè)試 ????????????????????????????????? x 、頻率、波形測(cè)量 ??????????????????????????? x ??????????????????????????????? x 誤差分 析 ????????????????????????????????? x 相位誤差 ??????????????????????????????? x 頻率誤差 ??????????????????????????????? x 幅值量化誤差 ????????????????????????????? x 5 結(jié)論 ??????????????????????????????????? x 參考文獻(xiàn) ?????????????????????????????????? x 附 錄 元器 件明細(xì)表 ???????????????????????????? x 附錄 2：程序清單 ?????????????????????????????? x （注意：目錄中的頁(yè)碼根據(jù)實(shí)際論文的頁(yè)碼編寫，此處全部用 x表示。） 1. 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)要求 （注：設(shè)計(jì)要求與第 1章 ，本書為節(jié)省篇幅，略） 方案比較 相位測(cè)量方案 相位測(cè)量方案 的關(guān)鍵問題是相位測(cè)量方法的選擇。 方案一：基于數(shù)字鑒相技術(shù)實(shí)現(xiàn)的方案 CD4046鑒相 電路輸出經(jīng) AD0809 采樣后的數(shù)據(jù)送到 FPGA，經(jīng)過處理后，輸出到 LED顯示相位， 原理 方框圖如圖 。 鎖相環(huán) （ CD4046） A/D 采樣 （ AD0809） 數(shù)據(jù)處理 （ FPGA） 顯示 相位值 輸入信號(hào) 38 圖 數(shù)字鑒相技術(shù)實(shí)現(xiàn) 相位測(cè)量原理方框圖 方案二：利用高精度比較器實(shí)現(xiàn)的方案 將移相信號(hào)與基準(zhǔn)信號(hào)分別送到兩個(gè)過零比較器，使雙極性的正弦波轉(zhuǎn)換成單極性的方波。若兩路正弦波存在相位差，那么兩路方波也必定存在相同的相位差值。將相位差值對(duì)應(yīng)的時(shí)間間隔作為 FPGA對(duì) 50MHz 的脈沖數(shù)的計(jì)數(shù)時(shí)間，從而得到正弦波的相位差為： ONn 360???? 其中， n 為方波相 位差對(duì)應(yīng)時(shí)間間隔內(nèi)的脈沖數(shù)， N 為方波一個(gè)周期內(nèi)的脈沖數(shù)。 上述兩種方案從對(duì)硬件的要求而言，方案一在 FPGA芯片基礎(chǔ)上需要一片 CD4046 和一片 AD0809，而方案二則在 FPGA芯片基礎(chǔ)上只需要一片 LM393；從測(cè)量性能方面來(lái)說(shuō)，在低頻率方面，方案一的相位差總共只能有 256個(gè)量級(jí)，而采用通過 FPGA記脈沖數(shù)的方法測(cè)量的精度將遠(yuǎn)遠(yuǎn)高出此量級(jí)。因此，選用方案二，采用比較器 LM393 和 FPGA來(lái)實(shí)現(xiàn)測(cè)相。 移相網(wǎng)絡(luò)方案 方案一： 直接對(duì)模擬信號(hào)進(jìn)行移相，如阻容移相，變壓器移相等。采用這種方式設(shè)計(jì)的移相器有 許多不足之處，如：輸出波形受輸入波形的影響，移相操作不方便，移相角度隨所接負(fù)載和時(shí)間等因素的影響而產(chǎn)生漂移等。 采用 阻容移相網(wǎng)絡(luò)的基本原理簡(jiǎn)述如下： 由 RC 電路的原理可知，阻容移相網(wǎng)絡(luò)在不同頻率的正弦波電壓通過 RC 電路時(shí)，輸出端的電壓幅度和相位與輸入不同。兩種簡(jiǎn)單的移相電路如圖 所示。 (a )相位超前的相移網(wǎng)絡(luò) （ b）相位滯后的相移網(wǎng)絡(luò) 圖 阻容移相網(wǎng)絡(luò) 在圖 ， 圖 (a )的模和相角分別為： RCRCRCF????1a rc tg)(1 2??＝ （ ） 圖 (b)的模和相角分別為： 39 RCRCF???arctg)(112???? （ ） 顯然，兩種相移網(wǎng)絡(luò)都是隨著頻率的改變，單節(jié) RC 電路中所產(chǎn)生的相移在 0 o～ 90 o之間變化。為滿足基本部分連續(xù)相移范圍：－ 45o ～＋ 45o 的要求，需采用一個(gè) 相位超前的相移網(wǎng)絡(luò)和一個(gè)相位滯后的相移網(wǎng)絡(luò)。 有源移相原理圖如圖 。通過調(diào)整電路的電阻、電 容等參數(shù)，電路可以實(shí)現(xiàn)對(duì)特定頻率信號(hào)的移相，但在被移相信號(hào)的頻率發(fā)生變化時(shí)，模擬移相電路的相應(yīng)參數(shù)勢(shì)必要隨之調(diào)整。對(duì)于題目要求給出的 100Hz、 1KHz、 10KHz 的三個(gè)頻率，可以用 FPGA通過四選一模擬開關(guān) CD4052來(lái)選擇對(duì)應(yīng)的三路模擬移相電路，可以滿足題目中的基本要求。但要在各個(gè)頻率范圍內(nèi)實(shí)現(xiàn)高精度的移相，硬件電路將會(huì)很復(fù)雜。 圖 移相網(wǎng)絡(luò) 方案二：采用數(shù)字移相技術(shù)，其 核心是：先將模擬信號(hào)或移相角數(shù)字化，經(jīng)移相后再還原成模擬信號(hào)。 高速 A/D 轉(zhuǎn)換器 TLC5510 將輸入的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并將采集的數(shù)字信號(hào)通過 FPGA進(jìn)行移相處理后，送至高速 D/A轉(zhuǎn)換器 AD7524，從而把經(jīng)過處理的數(shù)字信號(hào)轉(zhuǎn)化成量化的電流，再通過 TL082 高速運(yùn)放，使電流信號(hào)轉(zhuǎn)化為電壓信號(hào)，從而達(dá)到 對(duì)信號(hào)的移相處理。其中，對(duì)信號(hào)的處理上采用了 DDFS 技術(shù)，在一個(gè)正弦周期內(nèi)采用360個(gè)采樣點(diǎn)，即 360度 /360=1度 /個(gè)，通過依次更改采樣點(diǎn)輸出順序就可以方便地控制相位。 該方案精度高，且易于傳送。 原理框圖如圖 。 權(quán)衡以上兩方案的優(yōu)缺點(diǎn)，本設(shè)計(jì)選用第二種方案。 .. 圖 采用數(shù)字移相技術(shù)實(shí)現(xiàn)信號(hào)移相 正弦波信號(hào)發(fā)生器方案 高速 A/D 采樣 （ TLC5510） 數(shù)據(jù)處理 （ FPGA） 高速 D/A轉(zhuǎn)換 （ AD7524） 移相信號(hào) 輸入信號(hào) 40 方案一：采用模擬分立元件或單片機(jī)控制函數(shù)發(fā)生器完成設(shè)計(jì)。通過調(diào)整外部元件可以改變輸出頻率，產(chǎn)生正弦波。但是采用模擬器件分散性大，產(chǎn)生的頻率穩(wěn)定性較差、精度低、抗干擾能力差、成本也比較高。 方案二：采用直接數(shù)字頻率合成，用單片機(jī)作為核心控制部件，能達(dá)到較高的要求，實(shí)現(xiàn)各種波形輸出，但受限于運(yùn)算位數(shù)及運(yùn)算速度，產(chǎn)生的波形往往需通過濾波器才能達(dá)到滿意效果， 并且頻率可調(diào)范圍小，很難得到較高頻率。 方案三：采用直接數(shù)字頻率合成，用 FPGA器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，特別是由于 FPGA的高速度，能實(shí)現(xiàn)較高頻率的波形，且控制上更方便，可得到較寬頻率范圍的波形輸出，步進(jìn)小。 顯然第三種方案具有更大的優(yōu)越性、靈活性，所以采用第三種方案進(jìn)行設(shè)計(jì)。 頻率測(cè)量方案 方案一： 采用測(cè)周期法 。 需要有標(biāo)準(zhǔn)信號(hào)的頻率 fs，在待測(cè)信號(hào)的一個(gè)周期 Tx 內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù) Ns，則被測(cè)信號(hào)的頻率為： fx=fs/Ns（如圖 ）。 這種方法的計(jì)數(shù)值會(huì) 產(chǎn)生 177。1 個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值 Ns有關(guān) 。 為了保證測(cè)試精度，測(cè)周期法 僅適用于 低頻信號(hào) 的測(cè)量。 方案二：采用 測(cè)頻法 。 測(cè)頻法就是在確定的閘門時(shí)間 Tw內(nèi)，記錄被測(cè)信號(hào)的變化周期數(shù)（或脈沖個(gè)數(shù)） Nx（ 如圖 ） ，則被測(cè)信號(hào)的頻率為： fx=Nx/Tw。這種方法的計(jì)數(shù)值會(huì)產(chǎn)生177。1 個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值 Nx有關(guān) ，且不便于 高頻信號(hào) 的 測(cè) 量。 圖 測(cè)周期法測(cè)量頻率原理圖 圖 測(cè)頻法測(cè)量頻率原理圖 方案三： 采用等精度頻率測(cè)量法 ， 測(cè)量精 度保持恒定，不隨所測(cè)信號(hào)的變化而變化 。 在快速測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào) 。 單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無(wú)法滿足高速、高精度的測(cè)頻要求 ；而 采用高集成度、高速的現(xiàn)場(chǎng)可編程門陣列 FPGA為實(shí)現(xiàn)高速，高精度的測(cè)頻提供了保證。 因此選用第三種方案。 幅度控制方案 41 方案一：采用數(shù)字電位器實(shí)現(xiàn)， 如圖 。分壓電阻選用數(shù)字電位器，調(diào)整數(shù)字電位器的滑動(dòng)端，即可實(shí)現(xiàn)幅度控制，很難實(shí)現(xiàn)幅度的小步進(jìn)調(diào)節(jié)，且精度較低。 圖 數(shù)字電位 器實(shí)現(xiàn)幅度控制 圖 D/A 轉(zhuǎn)換器實(shí)現(xiàn)幅度控制 方案二：采用 D/A轉(zhuǎn)換器實(shí)現(xiàn) （如圖 ） 。第一級(jí) D/A的輸出作為第二級(jí) D/A的參考電壓，以此來(lái)控制信號(hào)發(fā)生器的輸出電壓。 D/A轉(zhuǎn)換器的電流建立時(shí)間將直接影響到輸出的最高頻率。因此，選用高精度的 D/A轉(zhuǎn)換器，可實(shí)現(xiàn)高精度幅度控制，且步進(jìn)小。 經(jīng)比較，選用第二種方案。 濾波選擇方案 為使產(chǎn)生的信號(hào)平滑，采用濾波電路對(duì)波形的進(jìn)行后級(jí)處理。由于信號(hào)的頻率范圍：20Hz～ 20KHz，所以采用低通濾波器。 方案一：采用最簡(jiǎn)單的無(wú) 源 RC 低通濾波器。電路圖如圖 。其特點(diǎn)是電壓放大倍數(shù)低，帶負(fù)載能力差，但電路簡(jiǎn)單。 圖 無(wú)源 RC低通濾波器 圖 一階低通有源濾波器 方案二：采用一階低通有源濾波器。電路圖如圖 。由于引入了集成運(yùn)放，濾波器的通帶電壓放大倍數(shù)和帶負(fù)載能力得到了提高，但電路稍復(fù)雜。 綜合考慮，選用方案一。 顯示界面方案 這是決定系統(tǒng)使用是否方便的關(guān)鍵。 方案一：采用點(diǎn)陣式液晶顯示器（ LCD）顯示。雖然其功能強(qiáng)大， 可顯示各種字體的數(shù)字、漢字，圖像，還 可以自定義顯示內(nèi)容， 但是編程復(fù)雜，需要完成大量的顯示編程工作。 方案二：采用發(fā)光二極管（ LED）顯示。雖只能顯示非常有限的符號(hào)和數(shù)碼字，但可完DAC DAC 42 全滿足本設(shè)計(jì)數(shù)字顯示的要求，且編程簡(jiǎn)單。 分析以上兩種方案的優(yōu)缺點(diǎn)，第二種方案更為方便、實(shí)用。 方案論證 總體思路 為滿足相位測(cè)量?jī)x與數(shù)字式移位信號(hào)發(fā)生器互相獨(dú)立，不共用控制與顯示電路的要求，采用兩塊 xinlinx公司生產(chǎn)的 Spartan2E 系列 xc2s100e6pq208芯片分別作為相位測(cè)量?jī)x與數(shù)字式移位信號(hào)發(fā)生器的主控部分進(jìn)行設(shè)計(jì)。 相位測(cè)量 儀設(shè)計(jì)的關(guān)鍵問題是：如何完成相位及頻率的測(cè)量。 數(shù)字式移位信號(hào)發(fā)生器設(shè)計(jì)的核心問題是：如何產(chǎn)生正弦波并進(jìn)行數(shù)字移相。 設(shè)計(jì)方案 系統(tǒng)方框圖如圖 所示。 圖 系統(tǒng)方框總圖 數(shù)字式移位信號(hào)發(fā)生器可產(chǎn)生兩路正弦波信號(hào) A(U1) 和 B(U2) ，并測(cè)量?jī)尚盘?hào)的頻率、幅度、相位差，還可通過按鍵在頻率、幅度、相位差顯示間自由切換；相位測(cè)量?jī)x同時(shí)測(cè)量、顯示數(shù)字式移位信號(hào)發(fā)生器的輸出信號(hào) A 和 B 的相位差和頻率。因此，數(shù)字式移位信號(hào)發(fā)生 器與相位測(cè)量?jī)x組成的系統(tǒng)可以完成：移相信號(hào)發(fā)生 →相位差測(cè)量→數(shù)字顯示相位差的功能。 2. 單元電路設(shè)計(jì) 低頻率數(shù)字式相位測(cè)量?jī)x 低頻率數(shù)字式相位測(cè)量?jī)x功能： 測(cè)量并顯示 A(U1)、 B(U2)輸入信號(hào)間的相位差及頻率。 低頻率數(shù)字式相位測(cè)量?jī)x 所需器件 ：采用運(yùn)放 TL082，比較器 LM393， Xinlinx公司生頻率 /幅度 /相位差顯示 FPGA信號(hào) 發(fā)生器 FPGA 測(cè)量控制儀 頻率顯示 相位差顯示 A B 相位測(cè)量?jī)x 數(shù)字式移位信號(hào)發(fā)生器 43 產(chǎn)的 Spartan2E 系列 xc2s100e6pq208 芯片和 LED 數(shù)碼管。 相位測(cè)量原理 被測(cè)信號(hào) A(U1)、 B(U2)經(jīng)過零比較器，在信號(hào)的正極性階段產(chǎn)生脈沖 A′(U1′)和 B(U2′)，整形后形成門控信號(hào) UF，其中 A′(U1′)開啟主門， B′(U2′)關(guān)閉主門。在門控時(shí)間內(nèi)，時(shí)標(biāo)信號(hào)通過主門進(jìn)行計(jì)數(shù)顯示，可以得到被測(cè)相位的值。它的工作波形如圖示。設(shè)門控信號(hào)的開啟時(shí)間為 tC，計(jì)數(shù)值為 N，則： tC =NT0 (） 式中 To為時(shí)標(biāo)信號(hào)的周期。由式（ 211）得被測(cè)相位差： oooooC 360ff360360t ????? NTNTT ＝＝? () 若取 fo＝ 360Hz，則每個(gè)計(jì)數(shù)脈沖表示 1186。，滿足相位 測(cè)量絕對(duì)誤差 ≤ 2186。的要求。 相位測(cè)量原理圖如圖 。 圖 原理方框圖 相位測(cè)量?jī)x原理方框圖如圖 。首先將同頻信號(hào) A(U1)、 B(U2)經(jīng)運(yùn)算放大器放大后，輸入到過零比較器中。經(jīng)過零比較器后的信號(hào)轉(zhuǎn)變?yōu)榉讲ㄐ盘?hào)，輸入到 FPGA芯片中。通過 VHDL語(yǔ)言編程、下載到 FPGA芯片并燒制，實(shí)現(xiàn)了測(cè)頻、測(cè)相及頻率和相位差顯示的功能。 44 圖 低頻數(shù)字式相位測(cè)量?jī)x原理框圖