【正文】 圖 原理方框圖 相位測(cè)量?jī)x原理方框圖如圖 。 相位測(cè)量原理 被測(cè)信號(hào) A(U1)、 B(U2)經(jīng)過零比較器，在信號(hào)的正極性階段產(chǎn)生脈沖 A′(U1′)和 B(U2′)，整形后形成門控信號(hào) UF，其中 A′(U1′)開啟主門， B′(U2′)關(guān)閉主門。 方案論證 總體思路 為滿足相位測(cè)量?jī)x與數(shù)字式移位信號(hào)發(fā)生器互相獨(dú)立，不共用控制與顯示電路的要求，采用兩塊 xinlinx公司生產(chǎn)的 Spartan2E 系列 xc2s100e6pq208芯片分別作為相位測(cè)量?jī)x與數(shù)字式移位信號(hào)發(fā)生器的主控部分進(jìn)行設(shè)計(jì)。由于引入了集成運(yùn)放，濾波器的通帶電壓放大倍數(shù)和帶負(fù)載能力得到了提高，但電路稍復(fù)雜。 經(jīng)比較，選用第二種方案。 單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無法滿足高速、高精度的測(cè)頻要求 ；而 采用高集成度、高速的現(xiàn)場(chǎng)可編程門陣列 FPGA為實(shí)現(xiàn)高速，高精度的測(cè)頻提供了保證。1 個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值 Ns有關(guān) 。通過調(diào)整外部元件可以改變輸出頻率，產(chǎn)生正弦波。但要在各個(gè)頻率范圍內(nèi)實(shí)現(xiàn)高精度的移相，硬件電路將會(huì)很復(fù)雜。采用這種方式設(shè)計(jì)的移相器有 許多不足之處，如：輸出波形受輸入波形的影響，移相操作不方便，移相角度隨所接負(fù)載和時(shí)間等因素的影響而產(chǎn)生漂移等。） 1. 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)要求 （注：設(shè)計(jì)要求與第 1章 ，本書為節(jié)省篇幅，略） 方案比較 相位測(cè)量方案 相位測(cè)量方案 的關(guān)鍵問題是相位測(cè)量方法的選擇。 。 輸出功率的測(cè)試 首先調(diào)節(jié) LC振蕩器，使其輸出為 30MHz的正弦信號(hào)，使用 +12V的單直流電源為功率放大器供電，接一個(gè) 50Ω 的純電阻作為負(fù)載，用數(shù)字萬用表測(cè)出該電阻兩端電壓值 Um，按照式 。設(shè)定標(biāo)稱頻率為 30MHz，以 30S為單位測(cè)量不同時(shí)間的頻率值并記錄。由于所采用的實(shí)驗(yàn)板提供的時(shí)鐘是 50MHz，因此首先對(duì)其分頻，得到 12MHz和8MHz的脈沖，分別作為 speaker和 automusic模塊的時(shí)鐘信號(hào)。lcdrw=39。 3． 4． 2 驅(qū)動(dòng)部分的程序設(shè)計(jì) FPGA 控制液晶顯示器驅(qū)動(dòng)器部分（ lcd_driver）內(nèi)部三大進(jìn)程分別是數(shù)據(jù)預(yù)置(loaddata)、分頻 (divider)和控制進(jìn) 程 (control)。 FPGA 的設(shè)計(jì)主要包含時(shí)鐘模塊（ clock）、液晶顯示器 譯碼模塊（ lcd_decoder）和液晶顯示器驅(qū)動(dòng)模塊（ lcd_driver）。圖 FPGA與液晶顯示模塊的接口圖。設(shè)計(jì)程序詳見附錄。ADC0809是八位 MOS型 A/D轉(zhuǎn)換器，可實(shí)現(xiàn) 8路模擬信號(hào)的分時(shí)采集，片內(nèi)有 8路模擬選通開關(guān)，以及相應(yīng)的通道地址鎖存用譯碼電路，其轉(zhuǎn)換 時(shí)間為 100μ s。而測(cè)頻控制器是為了完成自動(dòng)測(cè)頻而設(shè)計(jì)的。程序詳見附錄。頻率范圍 14～ 45MHz。利用它，硬件的功能描述可完全在軟件上實(shí)現(xiàn)。 5K=1000， 1000247。 R取 2048，進(jìn)行分頻得到 5kHz 的脈沖信號(hào)作為頻率間隔 fr’ 。其中 7腳之間接一個(gè) 38KHz的晶振，電路圖如圖 。經(jīng)直流放大器后，輸出 一個(gè)大約幾伏的直流電壓 U0。 22 這樣可以使輸出功率和效率都達(dá)到最大值。 VCO 輸出的電壓經(jīng)三極管 9018 后，通過可調(diào)電阻 R4形成一個(gè)交流電壓并聯(lián)負(fù)反饋，三極管 9018工作在甲類放大狀態(tài)，在頻率改變的情況下，電壓負(fù)反饋使輸出電壓 Uout1穩(wěn)定在 1V177。 電源電路 電源電路如圖 所示，由于運(yùn)放 LM358 的工作電壓是 +12V，其它各芯片工作電壓為 +5V，輸入 電壓為 +15～ 20V，因此選用 LM7812 和 LM7805 將電壓穩(wěn)壓到 +12V 和 +5V。鎖相穩(wěn)頻系統(tǒng)是一個(gè)相位反饋系統(tǒng)，其反饋目的是使 VCO的振蕩頻率由自有偏差的狀態(tài)逐步過渡到準(zhǔn)確的標(biāo)準(zhǔn)值。 A計(jì)數(shù)器均為減法計(jì)數(shù)器，當(dāng)減 到零時(shí)，247。 A和247。 R，然后送入 FD/PD中。其中， 10bit247。同時(shí)利用 FPGA來控制 MC145152，確定分頻系數(shù) A、 N和發(fā)射頻率的對(duì)應(yīng)關(guān)系。在預(yù)先給定 L的情況下，給變?nèi)荻O管加不同的電壓，測(cè)得對(duì)應(yīng)的諧振頻率，從而可以計(jì)算出 CD 的值。結(jié)合 MC1648 的內(nèi)部電路圖，可以得到：當(dāng)輸出電壓高于 1V 時(shí)，二極管 D1反偏，電壓為負(fù)，使 Q8的基極電壓減小，集電極電壓增大，這樣 Q7的 Vbe減小，電壓放大倍數(shù)減小，使得輸出電壓 Vout1也減小，穩(wěn)定在 1V177。 ） 的正弦振蕩電路。由于電路中既有數(shù)字電路又有高頻電路，需將高頻電路用金屬屏蔽罩隔離，以減小交叉調(diào)制等干擾。 方案一： 采用升壓型穩(wěn)壓電路?？赏ㄟ^按鍵選擇收聽自制音源里存儲(chǔ)的歌曲、外接音源播放的歌曲或其它語音信號(hào)。 綜上所述，選擇 方案二采用丙類放大器電路設(shè)計(jì)末級(jí)功率放大電路。但 是甲類或乙類功率放大電路其輸出功率和效率都不是很高，一般不作為高頻功率放大器。由于 VCO 芯片 MC1648 內(nèi)部有 AGC 電路，因此在引入了交流電壓并聯(lián)負(fù)反饋的基礎(chǔ)上，輸出電壓再經(jīng)過一個(gè) AGC 電路，在輸入信號(hào)電平變化時(shí)，用改變?cè)鲆娴霓k法維持輸出信號(hào)電平基本不變。利用該方法準(zhǔn)確度高，穩(wěn)定性好，構(gòu)成也比較簡(jiǎn)單，再通過一個(gè) AD 轉(zhuǎn)換器，便可將數(shù)據(jù)直接送入FPGA顯示。由于 MC12022 可對(duì)輸入正弦波整形，所以不需外加整形電路，這樣硬件電路十分簡(jiǎn)單，只利用軟件編程便可實(shí)現(xiàn)一系列的功能。 4．測(cè)頻模塊的設(shè)計(jì)方案論證與選擇 方案一： 采用專用的頻率測(cè)量芯片，如用 INTERSIL公司的 ICM7216B，只需少量的元件就能構(gòu)成高精度的數(shù)字頻率計(jì)，并且該芯片可以直接驅(qū)動(dòng) 8個(gè)數(shù)碼管進(jìn)行動(dòng)態(tài)掃描顯示。利用該方法設(shè)計(jì)簡(jiǎn)單，功能齊全，可靠性高，抗干擾性強(qiáng)。不需要昂貴的晶體濾波器 ,頻率穩(wěn)定度與參考晶振的頻率穩(wěn)定度相同。由于采用了集成芯片，電路設(shè)計(jì)簡(jiǎn)單，系統(tǒng)可靠性高，并且利用鎖相環(huán)頻率合成技術(shù)可以使輸出頻率穩(wěn)定度進(jìn)一步提高。并且增加了自制音源儲(chǔ)存、立體聲編碼等功能，使系統(tǒng)更加完善。 。 7 設(shè)計(jì)與總結(jié)報(bào)告示例 設(shè)計(jì)與總結(jié)報(bào)告示例 給出在 2020 年電子設(shè)計(jì)競(jìng)賽中的 3 個(gè)設(shè)計(jì)總結(jié)報(bào)告： 電壓控制 LC振蕩器 （ A題） 設(shè)計(jì)與總結(jié)報(bào)告， 低頻數(shù)字式相位測(cè)量?jī)x （ C題） 設(shè)計(jì)與總結(jié)報(bào)告， 簡(jiǎn)易智能電動(dòng)車（ E題） 設(shè)計(jì)與總結(jié)報(bào)告。 關(guān)鍵詞： 壓控振蕩器 數(shù)字頻率合成 FPGA Voltage Controlled LC Oscillator Abstract： The system adopting FPGA to design the VCO is based on the digital frequency synthesize technical. The digital PLL principle is used and the control of the core chip MC145152 is acplished by FPGA. It can automatically change and measure the frequency of VCO with a step of 1 kHz and Vpp and display it by LCD. Meantime it realizes the functions of expanding the frequency, designing the homemade sound barrier, stereo coding etc, which make the precept better and more practical. The design is 8 programmed with VHDL and realized in the chip of XC2020PQ208 Xilinx series. It is proved to be well functioning, the output frequency is stable and the power of it is over 20mW, and the capability indexes are also good after testing. Keywords： VCO digital frequency synthesize FPGA （注意：以上內(nèi)容在實(shí)際論文中為一頁） 目 錄 1. 系統(tǒng)設(shè)計(jì) ?????????????????????????????? x 總 體設(shè)計(jì)方案 ?????????????????????????????? x 設(shè)計(jì)要求 ?????????????????????????????? x 設(shè)計(jì)思路 ?????????????????????????????? x 方案論證與比較 ??????????????????????????? x 系統(tǒng)組成 ?????????????????????????????? x 2. 單元電路設(shè)計(jì) ????????????????????????????? x 壓控振蕩器的 設(shè)計(jì) ???????????????????????????? x 鎖相環(huán)路的設(shè)計(jì) ????????????????????????????? x PLL頻率合成電路設(shè)計(jì) ???????????????????????? x 前置分頻器 ????????????????????????????? x 低通濾波器 ????????????????????????????? x 電源電路 ?????????????????????????????? x 功率放大電路的設(shè)計(jì) ???????????????????????????? x 峰 峰值測(cè)量電路的設(shè)計(jì) ?????????????????????????? x 立體聲編碼器的設(shè)計(jì) ???????????????????????????? x 頻率的計(jì)算 ???????????????????????????????? x 3. 軟件設(shè)計(jì) ????????????????????????????????? x MC145152的控制和顯示部分的設(shè)計(jì) ???????????????????? ?? x 測(cè)頻計(jì)的設(shè)計(jì) ??????????????????????????????? x ADC0809控制部分的設(shè)計(jì) ?????????????????????????? x 液晶顯示驅(qū)動(dòng)的設(shè)計(jì) ???????????????????????????? x 9 4. 系統(tǒng)測(cè)試 ????????????????????????????????? x 測(cè)試使用的儀器 ?????????????????????????????? x 指標(biāo)測(cè)試和測(cè)試結(jié)果 ?????????????????????? ?????? x 輸出頻率范圍和穩(wěn)定度的測(cè)試 ?????????????????????? x 電壓峰 峰值的測(cè)試 ??????????????????????????? x 輸出功率 的測(cè)試 ???????????????????????????? x 5. 結(jié)束語 ?????????????????????????????????? x 參考文獻(xiàn) ??????????????????????????????????? x 附錄 ??????????????????????????????????? ?? x 附 錄 元器件明細(xì)表 ??????????????????????????? x 附錄 2：程序清單 ??????????????????????????????? x 注意 1：目錄中的頁碼根據(jù)實(shí)際論文的頁碼編寫，此處全部用 x表示。 方案論證與比較 1．壓控振蕩器的設(shè)計(jì)方案論證與選擇 方案一 ： 采用分立元件構(gòu)成。 綜上所述，選擇方案二利用壓控振蕩芯片 MC1648 和變?nèi)荻?極管 MV209，外加一個(gè) LC 并聯(lián)諧振回路構(gòu)成壓控振蕩器。缺點(diǎn)是分辨率的提高要通過增加循環(huán)次數(shù)來實(shí)現(xiàn)，電路超小型化和集成化比較復(fù)雜。 圖 鎖相環(huán)式頻率合成器基本組成框圖 綜上所述，選擇 方案三采用大規(guī)模 PLL芯片 MC145152 和其它芯片構(gòu)成數(shù)字鎖相環(huán)式頻率合成器。但該芯片價(jià)格昂貴，并且系統(tǒng)對(duì)芯片的資源利用較少。功能集成在 FPGA一塊芯片上，可靠性高，準(zhǔn)確性好，容易實(shí)現(xiàn)，并且充分利用了 FPGA的資源。利用該方法電路測(cè)量容易，也比較準(zhǔn)確。利用該方法可以進(jìn)一步提高輸出電壓的穩(wěn)定性，保證在 15~35MHz的頻率范圍內(nèi)，輸出電壓峰 峰值控制在 1V177。 方案二： 采用丙類功率放大電路。 8．立體聲模塊的設(shè)計(jì)方案論證與選擇 方案一： 采用分立元件組成立體聲模塊。選擇自制音源還可以顯示曲目。用兩片 MC34063芯片分別將 3V的電池電壓進(jìn)行直流斬波調(diào)壓，得到 5V和 12V 的穩(wěn)壓輸出。 15 圖 系統(tǒng)組成框圖 2. 單元電路設(shè)計(jì) 壓控振蕩器和穩(wěn)幅電路的設(shè)計(jì) 壓控 LC振蕩器主要由壓控振蕩芯片 MC164變?nèi)荻O管 MV209以及 LC諧振回路構(gòu)成。其 振蕩頻率由式 。 。減小諧振回路的電感感抗，改變電容容量，不需要并聯(lián)二極管即可很容易地實(shí)現(xiàn)頻率