【導讀】當前我們正處于數(shù)字化時代，數(shù)字信號處理技術受到了人們的廣泛關注，音圖象處理、數(shù)字通信、譜分析、模式識別、自動控制等領域。數(shù)字濾波器是數(shù)字信號。處理中最重要的組成部分之一，幾乎出現(xiàn)在所有的數(shù)字信號處理系統(tǒng)中。是一組數(shù)字量，其輸出是經過變換的另一組數(shù)字量。TMS320VC5402設計了一款穩(wěn)定度高，低功耗的數(shù)字濾波器系統(tǒng)。研究了FIR數(shù)字濾波。通過學習FIR濾波器的結構、數(shù)字濾波器。的設計理論，掌握了FIR數(shù)字濾波器的原理和特性。為實現(xiàn)數(shù)字濾波器奠定了理論基礎。換和數(shù)模轉換芯片與DSP的連接。為實現(xiàn)數(shù)字濾波器系統(tǒng)提供一個穩(wěn)定的硬件平臺。根據TI公司5000系列數(shù)字信號處理器的基本結構和特征，充分利用其片上資源，用通用的可編程DSP芯片實現(xiàn)本次基于DSP的數(shù)字濾波器設計。

　　

【正文】 道緩沖串行接口 (McBSP)其方便的數(shù) 據流控制可使其與大多數(shù)同步串行外圍設備接口。 McBSP 是在標準串行接口的基礎上對功能進行擴展的，除了具有標準串口的功能特點外，其靈活性體現(xiàn)在以下幾個方面 :①雙緩沖區(qū)發(fā)送，三緩沖區(qū)接收，允許連續(xù)數(shù)據流傳輸 。②可與 SPI、 AC97 等兼容設備直接接口 。③可編程幀同步、數(shù)據時鐘極性，支持外部移位時鐘和內部頻率可編程移位時鐘 。④擁有相互獨立的數(shù)據發(fā)送和接受幀同步脈沖和時鐘信號 :⑤多通道發(fā)送和接收，最多可達 128個通道，速度可為 100Mbit/s。 DPS5402 的 McBSP 串口工作于時鐘停止模式時與 SPI 協(xié)議兼容。當將 McBSP 配置為時鐘停止模式時，發(fā)送器和接收器在內部得到同步，這時 McBSP 可作為 SPI 的主設備或從設備。發(fā)送時鐘信號 BCLKX 對應于 SPI 協(xié)議中的串行時鐘 SCK，發(fā)送幀同步信號對應于從設備的使能信號 CS。在這種方式下對接收時鐘信號 BCLKR 和接收幀同步信號 BFSR 將不進行連接，因為它們的內部與 BCLKX 和 BFSX 相連接。 硬件平臺的調試與結果 DSP 系統(tǒng)的開發(fā)是一個復雜的過程，在系統(tǒng)的設計和調試中不但需要數(shù)字信號處理方面的理論知識，而且還需要對各種 DSP 芯片、外圍硬件 電路以及 DSP 開發(fā)工具等都具有豐富的實際開發(fā)經驗。當硬件平臺建立好后，重要工作就是硬件調試和軟件硬件聯(lián)調 [11]。 硬件調試是檢測硬件平臺設計是否合理的重要方法，通過硬件調試能為后續(xù)軟件調試和系統(tǒng)的最終實現(xiàn)提供保障。由于本系統(tǒng)是一個基于 DSP 的系統(tǒng)，在系統(tǒng)的調試中主要測試步驟和實際結果如下 :①首先測量電路板的電源和地是否有短路現(xiàn)象，如有短路現(xiàn)象會對電路板上的器件造成損壞，出現(xiàn)短路情況應該及時檢查電阻電容以及芯片的焊接 (電路板上所采用器件多為小封裝器件，管腳間距教小，容易出現(xiàn)短路現(xiàn)象，焊接完成后要認 真檢查 )。通過實際測量該系統(tǒng)沒有出現(xiàn)短路想象。②系統(tǒng)上電檢測，上電前應該首先檢查電源的正負極性及輸入電壓的幅度，然后上電。上電后應快速檢測電路板上主要電源芯片的輸出電壓和 DSP 內核電壓，若電壓值不正確應立即斷電檢查原因以免損壞電路板上器件。通過實際的測量本系統(tǒng)各點電壓均正常， 和 電源的紋波較小，有助于系統(tǒng)的穩(wěn)定運行。③檢測系統(tǒng)的復位信號是否工作正常，系統(tǒng)在復位后部分器件會檢測自身的工作狀態(tài)，如果復位信號工作不正常很大程度上會影響整個系統(tǒng)的工作狀態(tài)，使系統(tǒng)不能實現(xiàn)預期的功能。④用示波器查看系統(tǒng)中 主要的時鐘信號的波形，包括 DSP 輸入時鐘信號、 DSP 輸出時鐘信號、 ADC 和 DAC 的系統(tǒng)時鐘信號及幀同步時鐘信號 (需要結合 DSP 的開發(fā)環(huán)境和仿真器進行測試 )。如果時鐘信號走線不合理會造成信號線上的過沖現(xiàn)象，直接導致系統(tǒng)不能正常工作。通過實際檢測，本系統(tǒng)的時鐘信號波形良好，沒有嚴重的過沖現(xiàn)象。⑤測量所準備的測試信號源的工作電壓和工作頻率是否在系統(tǒng)的允許范圍內。經過實際的檢測與調試得到一個穩(wěn)定的硬件平臺后便可以進行軟件的聯(lián)調了。 19 結論與展望 1 本文的主要工作 本文的主要研究了 FIR 數(shù)字濾波器的基本理論，基于 TI 公司的數(shù)字信號處理器TMS320VC5402 設計了一款穩(wěn)定度高，低功耗的數(shù)字濾波器系統(tǒng)。研究了 FIR 數(shù)字濾波器的基本理論，以及數(shù)字濾波器的實現(xiàn)方法。通過學習 FIR 濾波器的結構、數(shù)字濾波器的設計理論，掌握了 FIR 數(shù)字濾波器的原理和特性。為實現(xiàn)數(shù)字濾波器奠定了理論基礎。研究了 TMS320VC5402 器件的結構和特性，根據該數(shù)字信號處理器的獨特的特點，設計合適的系統(tǒng)架構，并系統(tǒng)全面的設計數(shù)字濾波器的各個模塊電路，合理的處理模數(shù)轉換和 數(shù)模轉換芯片與 DSP 的連接。為實現(xiàn)數(shù)字濾波器系統(tǒng)提供一個穩(wěn)定的硬件平臺。 根據 TI 公司 5000 系列數(shù)字信號處理器的基本結構和特征，充分利用其片上資源，用通用的可編程 DSP 芯片實現(xiàn)本次基于 DSP 的數(shù)字濾波器設計。 所完成的工作 :①研究了數(shù)字濾波的理論知識，為系統(tǒng)整體設計奠定了理論基礎 。②研究了幾種濾波器設計方法，尤其是數(shù)字濾波器處理中的應用，得出了幾種數(shù)字濾波器的基本模型 。③研究了 TI公司 TMS320VC5402數(shù)字信號處理器的通信電子線路中各種接口的相互連接關系，設計了一個價格低、功耗小、精度 高的數(shù)字濾波器系統(tǒng)。④研究了如何在定點 DSP 中實現(xiàn)數(shù)字濾波器的算法，主要是有限長沖激響應數(shù)字濾波器的算法。編寫一套可行的高效的數(shù)字濾波器程序。 2 前景展望與未來的工作 隨 著集成電路技術的發(fā)展，各種新型的大規(guī)模和超大規(guī)模集成電路不斷涌現(xiàn)，集成電路技術與計算機技術結合在一起，使得數(shù)字信號處理系統(tǒng)的功能越來越強。 DSP 技術已在通信、控制、信號處理、儀器儀表、醫(yī)療、家電等很多領域得到了越來越廣泛的應用。本文設計的基于 DSP 的數(shù)字濾波器必定會進一步改進有更好的應用。 李謙：基于 DSP 的數(shù)字濾波器設計 20 致謝 四年的大學生活即將結束，在此期間得到了很多老師和同學的關心與支持，借此機會向所有他們表示忠心的感謝 ! 首先感謝我的導師婁柯。無論在學習上、還是科研上都得到了他的悉心指導、培養(yǎng)和關心。婁老師嚴謹?shù)闹螌W態(tài)度、一絲不茍的工作作風、敏銳的科研洞察力和淵博的知識給我留下了深刻的印象。在婁老師的指導下，使我最終順利完成畢業(yè)設計。 我還要感謝我的父母及家人，感謝他們的養(yǎng)育之恩，正是他們在我背后默默地支持著我，才能讓我不斷成長，不斷前進 。 感謝在百忙之中抽出時間審閱本文的各 位評閱老師。 感謝所有在我學習期間，給予我?guī)椭完P心的同學和朋友們。 作者： 年 月 日 21 參考文獻 [1]程佩青 .數(shù)字信號處理教程 [M].北京：清華大學出版社， 2021. [2]鄒彥 .DSP 原理及應用 [M].北京：電子工業(yè)出版社， 2021. [3]桑國 明，劉智 .數(shù)字濾波器的 DSP 實現(xiàn) [J].大連大學學報， 2021. [4]丁玉美，高西全 .數(shù)字信號處理 .西安 [M]：西安電子科技大學出版社， 2021. [5]吳湘淇 .信號、系統(tǒng)與信號處理 [M].北京：電子工業(yè)出版社， 1999. [6]胡虎，萬秋玉，周彤 .FIR 數(shù)字濾波器的 DSP 實現(xiàn) [J].哈爾濱理工大學學報， 2021. [7]喬瑞萍，崔濤，張芳娟 .TMS320C54x 原理及應用 [M].西安 :西安電子科技大學出版社， 2021. [8]劉益成 . TMS320C54x DSP 應用程序設計與開發(fā) [M].北京 :北京航空航天大學出版社， 2021. [9]孫克梅，劉洋 . 數(shù)字濾波器在 DSP 上的實現(xiàn) [N]. 沈陽航空工業(yè)學院學報， 2021. [10]張雄偉，陳亮，徐光輝 .DSP 芯片的原理與開發(fā)應用 (3 版 )[M].北京 :電子工業(yè)出版社， 2021. [11]劉萬松 .基于 DSP 的 FIR 數(shù)字濾波器的設計 [D]. 貴州大學碩士研究生學位論文 ， 2021. [12]Walt Kester. Digital Filters [13]Understanding Digital Signal Edition. Pearson Education [14]Roberto Cristi， Thomson. Modem Digital Signal Processing [15]Sanjit ， McGrawHill. Digital Signal Processing 一一， A ComputerBased Approach Second Edition 李謙：基于 DSP 的數(shù)字濾波器設計 22 附錄 A：英語引文及翻譯 Digital Filters Walt Kester. Abstract:FIR filter FIR (Finite Impulse moisturiser Response) filter: Finite length unit Impulse Response filter， is the most basic element in a digital signal processing system， it can ensure that any amplitude frequency characteristics of strict linear phase frequency characteristics at the same time， at the same time the unit sample Response is limited long， thus filter is stable system. Therefore， FIR filter in munication， image processing， pattern recognition and other fields have a wide range of applications. Keywords: FIR Filter Digital filter is one of the most important part of digital signal processing， almost appeared in all digital signal processing filter is to point to plete the function of the signal filtering processing， with limited accuracy algorithm of discrete time linear timeinvariant system， its input is a set of (by the analog signal sampling and quantization) digital quantity， its output is a transformation of another set of with analog filters， digital filter without drift， able to handle low frequency signal， the frequency response can be made very close to the ideal characteristics， and can reach high precision， easy integration and so on， these advantages determine the application of digital filter is more and more widely. working principle: Before entering the FIR filter， the first to transform signal by A/D device module， the analog signals into digital signals。 In order to make the signal processing can not occur distortion， the signal must satisfy is the Nyquist sampling speed of a specific reason， generally take signal frequency limit of 45 times as the sampling frequency。 Generally available high speed of successive into type A/D converter， whether used by accumulative method or distributed algorithm to design FIR filter， filter output data are A string of sequence， to enable it to intuitively reflected， still need through D/A conversion， thus posed of FPGA FIR filter39。s output must be D/A converter module. FPGA has a wellanized i