【導讀】本文簡介了信號完整性針對的基本問題，介紹了基于信號完整性仿真。公司電路系統(tǒng)仿真工具——HyperLynx，對高速板級電路進行仿真。輸線參數(shù)、干擾源、地平面介質(zhì)對串擾的影響。根據(jù)PCB廠家的制版參數(shù)匹配出阻。仿真分析出層間結(jié)構、布局、布線規(guī)則和一些端接方案，完成仿真板級結(jié)果。

　　

【正文】 圖 24 輸入 alegro 輸出的 *.anf 文件 圖 25 輸入 alegro 輸出的 *.cmp 文件 圖 26 仿真工程文件創(chuàng)建成功，結(jié)果保存為 *.siw 文件 圖 27 編輯修改元件參數(shù)，輸入元器件的分布參數(shù)（ 1） 圖 28 編輯修改元件參數(shù)，輸入元器件的分布參數(shù)（ 2） 圖 29 在需要仿真的關鍵信號線定義 port，并選擇高亮關鍵信號和元件 圖 30 選擇 ansoft 軟件的全波 spice 仿真功能執(zhí)行 圖 31 全波 spice 仿真秤鉤輸出 spice 子電路文件 獲得全波子電路的目的是為了利用 spice 軟件進行更為靈活的仿真，此處可以將其他 spice 模型、 ibis 模型等組合在一起進行更為復雜的仿真。 4 總結(jié)與實例 印制電路板并非連接各個元件的無源元件。當上升時間減小到一定程度，電路板上的寄生電容和寄生電感開始導致一些可能影響電路性能的噪聲信號和瞬態(tài)信號時，就需要考慮信號完整性問題。在設計過程中應該知道回流信號在什么地方，如果對返回信號不予考慮，就會花費大量的時間和精力對 50%的信號線的流動路徑進行規(guī)劃和指定策略，而對于另外 50%的信號線的處理則聽之任之 。 信號完整性問題被分為 4 個部分： EMI 在一個網(wǎng)絡上的反射 在兩個網(wǎng)絡或者多個網(wǎng)絡之間的串擾，很多情況下是 EMI 的特殊情況 在元件切換狀態(tài)時，電源系統(tǒng)的穩(wěn)定性 一、電磁干擾 回路電流總是從阻抗最小的路徑上流過。交流信號的回流信號總是趨向于直接從信號走線的下方通過。當上升時間減小時更明顯?；亓髅娣e由信號經(jīng)過的走線以及信號返回信號源的路徑所決定。對于高頻信號 EMI 是與回路面積緊密相關的。如果要想把 EMI 減小到最小，就必須把回路面積減小到最小。參考層中的縫 隙，連接線的信號分配排列以及接口處的不完整敷銅等都會影響回流面積從而影響 EMI。 當參考信號為電源層時，回流信號在電源層，可以認為回流信號通過最近的旁路電容從電源層流回了地層。當信號走線在不同的層中改變時，回流信號會通過旁路電容在相應的參考層間流動。信號線被布在不相關的層時會導致不確定結(jié)果，因此不應在一個不相關的層上方布線。短截線等等效于一個天線，因此會產(chǎn)生大量的電磁輻射。 二、反射與傳輸線 無限長，絕對均勻的走線或者導線叫做傳輸線。如果有限長的傳輸線終端連接在它的特征阻抗 Z 上，那么它看起來等效于無限長的 傳輸線。改變走線所在的層會導致走線阻抗不均勻，從而產(chǎn)生反射。改變走線所在的層導致回流信號跨越參考層（回流信號通過附近的旁路電容到達另一個層），通往旁路電容的路徑以及返回到走線下面的路徑可能會產(chǎn)生不連續(xù)的阻抗，從而導致反射。 三、串擾 既有前向串擾又有后向串擾的耦合稱作電容性耦合串擾。由于磁場變化導致被動線產(chǎn)生與驅(qū)動線中電流方向相反的電流，這種感應產(chǎn)生的電流為電感性耦合串擾。 減少串擾的方法：讓信號的速度變慢以及讓走線分離更遠。如果串擾是要面對的問題，那么就要把所有的敏感走線都布置成帶狀線。 減少串擾的 方法： 使用帶狀線（消除前向串擾） 利用重疊的層，走線盡可能靠近它們的參考層 讓走線之間的距離盡可能遠 四、差分阻抗 設計規(guī)則： 走線長度應該相等 布線時，差分走線要彼此靠近。 差分走線之間的間距必須在整個長度上保持恒定。 五、旁路電容與去耦系統(tǒng) 傳統(tǒng)方法： 每一個需要去耦的地方使用兩個或多個電容，一個提供大量的電菏，一個提供快速響應。電容放置的位置越靠近發(fā)生開關動作的器件越好。把小一些的，反應速度更快一些的電容放置在離器件更近的位置。 選擇低電感類型的電容。 使用低阻 抗的焊盤和過孔進行設計。 為了得到更快的響應，考慮在電路板中設計平面電容。 把響應速度快的電容放置在靠近參考電壓的位置。 [參考文獻 ] [1] (美 )伯格丁 .信號的完整性分析 [M].李玉山 等譯 :電子工業(yè)出版社 .2020 [2] 張海風 .HyperLynx 仿真與 PCB 設計 [M].機械工業(yè)出版社 .2020 [3] 陳偉 .高速電路信號完整性分析與設計 [M]:電子工業(yè)出版社 .2020 [4] 曾峰 .PADS 高速電路 PCB 設計與應用 [M]:電子工業(yè)出版社 .2020 [5] 江思敏 .Altium Designer (Protel)原理圖與 PCB 設計教程 [M]:機械工業(yè)出版社 .2020 [6] 姜培安 .高速電路 PCB 設計方法與技巧 [M]:中國 電力出版社 .2020 [7] 邵鵬 .高速電路設計與仿真分析 .Cadence 實例設計詳解 [M]:電子工業(yè)出版社 .2020 [8] 王劍 .宇 高速電路設計實踐 [M]:電子工業(yè)出版社 .2020 [9] Eric Integrity Simplified:Prentice Hall PTR .2020 [10] Douglas Brooks. Signal Integrity Issues and Printed Circuit Board Design:Prentice Hall PTR .2020 [11] . Speed Circuit Board Signal Integrity:Artech House Publishers 2020 謝 辭 本論文是在張瞳老師的指導下完成的。在論文完成過程中，得到我的舍友和同學的幫助，在此表示非常感謝！也謝謝上學期間曾經(jīng)幫助過我的老師，父母，同學以及所有人，因為有你們的教導，養(yǎng)育和幫助，我大學四年的時光才過得充實，真心的謝謝你們！ 寶雞文理學院本科畢業(yè)論文（設計 ）任務書 課題條件： 在大學期間 ,我非常喜歡基于對高速電路板子的設計和學習，使我對有關對有關原子與分子之間的問題有了一定的興趣，也掌握了有關本次論文的相關專業(yè)知識。 《高速電路板級 SI(信號完整性分析 )PI（電源完整性分析）與實踐》是這次我的論文題目，課題類型是理論型。 我會通過自己的努力學習，在老師的指導下順利完成畢業(yè)論文。 畢業(yè)論文（設計）主要內(nèi)容： 論文題目：高速電路板級 SI(信號完整性分析 )PI（電源完整性分析）與實踐 主要內(nèi)容： 了解電路板的設計中出現(xiàn)的問題，利用相關軟件進行電 路仿真，形象的進行電路分析。 提綱摘要： 1．引言：介紹 MATLAB 仿真的相關知識 2．正文部分（包括 M 文件 ， simulink 的介紹以及電路仿真） 3．結(jié)束語 注：課題性質(zhì)分為①理論型②實踐應用型。下同。 主要參考文獻： [1](美 )伯格丁 .信號的完整性分 [M].李玉山 等譯 :電子工業(yè)出版社 2020 [2]張海風 .HyperLynx 仿真與 PCB 設計 [M]:機械工業(yè)出版社 2020 [3]陳偉 .速電路信號 完整性分析與設計 [M]:電子工業(yè)出版社 2020 [4]曾峰 ,PADS 高速電路 PCB 設計與應用 [M]:電子工業(yè)出版社 2020 [5]江思敏 ,Altium Designer (Protel)原理圖與 PCB 設計教程 [M]:機械工業(yè)出版社 2020 [6]姜培安 ， 高速電路 PCB 設計方法與技巧 [M]:中國電力出版社 2020 指導教師意見： 1．通過； 2．完善后通過； 3．未通過 簽 名： 年 月 日 注：以上各項內(nèi)容由學生填寫，指導教師審核后簽署意見。 寶雞文理學院本科畢業(yè)論文（設計）結(jié)題報告 本課題完成情況，包括研究過程、結(jié)果、存在的問題等： 本課題主要完成高速電路板級 SI（信號完整性分析）與 PI（電源完整性分析）的實踐，研究的過程主要是運用各種仿真軟件仿真出高速電路存在的各種由于電路原理及板級設計存在的問題，解決在作品制作前，提高效率，節(jié)約成本。 課題完成的結(jié)果，基本可以實現(xiàn)在設計中解決大部分完整性問題，實現(xiàn)板級電路較高的成品率，但有些原理性的東西依然有比較大的分歧，在學術上有待解決，反映到設計上就需要大量的設計經(jīng)驗，來解決這些重要的問題。 存在的問題主要是在 SI 與 PI 的聯(lián)合仿真上的軟件還不是很成熟，往往 PI 上一個很小的問題反映到 SI 的仿真上就 會出現(xiàn)比較大的缺陷，影響整體的開發(fā)時間和效率。希望業(yè)界早些出現(xiàn)一款比較好的聯(lián)合仿真軟件。 注：由學生填寫。 指導教師意見 ： （同意、不同意）答辯 指導教師： （簽名） 系畢業(yè)論文（設計）指導委員會審查意見： 經(jīng)審查，（同意、不同意）答辯。 系畢業(yè)論文（設計）指導委員會主任： 寶雞文理學院本科畢業(yè)論文（設計）成績評定及答辯評議表 指導教師評語： 隨著電子系統(tǒng)朝著大規(guī)模、小體積、高速度的方向不斷發(fā)展 ,基于傳統(tǒng)的電路設計理論設計出來的電路越來越多的遇到了諸 如信號完整性和電源完整性之類的問題 ,嚴重的甚至會導致系統(tǒng)無法工作。要適應當前電子系統(tǒng)的發(fā)展 ,光靠設計完成后的修修補補是遠遠不能解決問題的 ,而且成品后期解決問題耗費的成本 ,要數(shù)百倍于產(chǎn)品設計階段解決問題的成本 ,必須從設計階段就應用一整套的高速電路設計理論來指導電路板的設計。在這樣的背景下 ,各種各樣的高速電路設計理論應運而生。 高速電路首先要解決信號完整性問題。本文在理想的無損傳輸線的基礎上 ,利用傳輸線理論 ,分析研究高速印刷電路板走線的信號特性 ,發(fā)現(xiàn)影響信號完整性的原因并找出解決常用的幾種解決方法及各方法的優(yōu)缺 點。 本論文的選題有很高的實用價值，有創(chuàng)新見解。另外格式正確，條理清晰，語句流暢。在整個論文過程中，該同學能夠刻苦鉆研，主動與老師交流，對論題有自己獨到的見解。希望該同學在以后對該論題能做進一步的研究！ 成績： 指導教師： （簽名） 答 辯 小 組 評 定 成 績 答辯成績： （答辯小組成員打分的平均值） 組長簽名： 年 月 日 答辯 委員會意見 主席簽名： 年 月 日 畢業(yè)論文成績 指導教師評定成績 （權重 50%） 答辯小組評定成績 （權重 50%） 總評成績 畢業(yè)設計成績 指導教師評定成績（權重30%） 評閱教師評定 成績（權重30%） 答辯小組評定成績 （權重 40%） 總評成績 系畢業(yè)論文 (設計 )指導委員會 意見 負責人簽字： 年 月 日 寶雞文理學院本科畢業(yè)論文（設計）答辯過程記錄 答辯記錄（所提出問題及對問題答辯要點） 注：每名學生的答辯過程都要分別記錄。 秘書： （簽名）