【導讀】MATLAB具有強大的圖形處理功能、符號運算功能和數(shù)值計算功能。MATLAB工具幾乎涵蓋了整個科學技術運算領域。工具箱是從底層開發(fā)的一個完整的仿真環(huán)境和圖形界面。在這個環(huán)境中，用戶可。以完成面向框圖系統(tǒng)仿真的全部過程，并且更加直觀和準確地達到仿真的目標。到的觸發(fā)器來實現(xiàn)。D觸發(fā)器、RS觸發(fā)器、JK觸發(fā)器等這些時序邏輯電路中常。封裝模塊來一步一步完成更大的電路系統(tǒng)，實現(xiàn)更強大的邏輯功能。泛的應用前景和一定的推廣價值。

　　

【正文】 別代表了右移信號、并行傳送信號、保持信號以及左移信號，它們的導通取決于控制端 S S0 的信號。觸發(fā)器的輸出端首先通過一個延時器，然后分別送往三個地方，第一個地方是自己下方的 4與門陣列的第三個，形成保持信號；第二個地方是右邊的 4與門陣列的第一個，用來提供右移信號；第三個地方是左邊 4 與門陣列的第四個，用來提供左移信號。 基于 Matlab 的邏輯電路設計與仿真 21 在完成連線后，把整個電路圈起來，單擊“ Edit” 菜單下的“ Creat Subsystem”命令，生 成一個子系統(tǒng)，并命名為 Dmreg。 第二步：封裝子系統(tǒng) 要封裝上面剛剛建立好的 Dmreg 模塊，先選中子系統(tǒng)，然后在編輯菜單下選擇封裝子系統(tǒng)（ Mask Subsystem）命令，這時將會出現(xiàn)一個對話框 :Mask Editor,將對話框中的參數(shù)設置好模塊就封裝好了。 扭環(huán)計數(shù)器 扭環(huán)計數(shù)器簡介 扭環(huán)計數(shù)器是以移位寄存器為雛形，用盡量少的邏輯控制電路來構造計數(shù)器。這里用四個 JK 觸發(fā)器來構造一個扭環(huán)計數(shù)器。值得注意的是，由于環(huán)形計數(shù)器的循環(huán)狀態(tài)不是 2的 n次方，所以有可能出現(xiàn)在某一種初始值的情況下， 計數(shù)器根本無法工作，這種情況稱為環(huán)形計數(shù)器的自啟動問題。為了使環(huán)形計數(shù)器能夠自啟動，需要添加邏輯控制電路。所以扭環(huán)計數(shù)器能夠同時解決循環(huán)狀態(tài)和自啟動兩個問題。 設計扭環(huán)計數(shù)器內(nèi)部電路和封裝 扭環(huán)計數(shù)器的內(nèi)部電路如圖 11 所示。在這個電路中，用四個 JK 觸發(fā)器構成了觸發(fā)器堆，所有的 JK 觸發(fā)器的時鐘信號由同一個時鐘源提供，所以應該是同步計數(shù)器。注意到所有的觸發(fā)器的 K 輸入端都等于 J 輸入端取反， JK 觸發(fā)器的邏輯表達式如下 : n+1 n nQ = J Q + K Q 在 K=！ Q 時， JK觸發(fā)器的輸出就是 J 輸入端。而每一 觸發(fā)器的 J輸入端都是前級觸發(fā)器的 Q輸出，只有第一級觸發(fā)器例外，它的 J 輸入端來自組合邏輯電路，表達式如下： 1 3 1 2J = Q Q Q?? 正是在這個組合邏輯的控制下，循環(huán)周期才達到了 8，比普通環(huán)形計數(shù)器提高了一倍，而且可以自啟動。 基于 Matlab 的邏輯電路設計與仿真 22 圖 5 扭環(huán)計數(shù)器內(nèi)部電路 頂層電路的設計 最終得到的扭環(huán)計數(shù)器頂層電路如圖 6所示： 圖 6 扭環(huán)計數(shù)器仿真電路 第五章 基于 MATLAB 的組合邏輯電路仿真 8 線 3 線編碼器的設計及仿真 M 文件程序設計 建立一個新的 M 文件，命 名為 。根據(jù) 8線 3線編碼器的邏輯表達式，編寫其程序如下： .8線 3 線編碼器源程序： a=input(39。please input a7 a6 a5 a4 a3 a2 a1 a0:39。) 。 EI=input(39。piease input EI:39。)。 a7=a(1)。 a6=a(2)。 基于 Matlab 的邏輯電路設計與仿真 23 a5=a(3)。 a4=a(4) 。 a3=a(5) 。 a2=a(6)。 a1=a(7)。 a0=a(8) 。 b2=EIamp。(~((~a7)amp。(~a6)amp。(~a5)amp。(~a4)))。 b1=EIamp。(~((~a7)amp。(~a6)amp。(a5+a4+(~a3))amp。(a5+a4+(~a2))))。 b0=EIamp。(~((~a7)amp。(a6+(~a5))amp。(a6+a4+(~a3))amp。(a6+a4+a2+(~a1))))。 b=[b2 b1 b0]。 disp(b)。 在 mand window 窗口中輸入 ，按 Enter 鍵后在彈出的語句后面輸入 [1 0 0 0 0 0 0 0]，再按 Enter 鍵后輸入 EI 的值為 1，按 Enter 鍵后就會顯示數(shù)組的值為： 1 1 1。同理輸入不同的初始值會得到相應的輸出數(shù)據(jù)，過程如圖 51所示： 圖 51 8 線 3 線編碼器程序驗證 Simulink 仿真 進入 Simulink 仿真界面后，按照 8 線 3線編碼器的邏輯表達式逐一拖入所需的原件并進行連接如圖 52 所示： 圖 52 8 線 3線編碼器原理圖 參數(shù)設置： A0A7 依次為低電平，將 A0A7 周期設為 8，脈沖寬度設為 7，相位基于 Matlab 的邏輯電路設計與仿真 24 延遲依次為 7 到 0，幅度和采樣時間設為默認值，示波器 1的坐標軸數(shù)改為 8，設置示波器 2的坐標軸數(shù)為 3.，設置完成后，點擊 進行仿真，然后分別點擊查看輸入輸出信號的示波器查看波形，如圖 53和圖 54所示， 根據(jù)波形可知所設計的 8線 3線編碼器，在定輸入的情況下均可得到相應的正確的輸出，即該設計符合設計要求。 圖 53 8 線 3線編碼器輸出波形 圖 54 8 線 3線編碼器輸入波形 3 線 8 線譯碼器的設計及仿真 M 文件程序設計 建立一個新的 M 文件，命名為 。根據(jù) 3線 8線譯碼器的邏輯表達式，編寫其程序如下： 3線 8線譯碼器源程序： a=input(39。please input a2 a1 a0:39。) 。 基于 Matlab 的邏輯電路設計與仿真 25 a2=a(1)。 a1=a(2)。 a0=a(3)。 EI=input(39。pllease input EI:39。)。 b7=EIamp。(~(a2amp。a1amp。a0))。 b6=EIamp。(~(a2amp。a1amp。(~a0)))。 b5=EIamp。(~(a2amp。(~a1)amp。a0))。 b4=EIamp。(~(a2amp。(~a1)amp。(~a0)))。 b3=EIamp。(~((~a2)amp。a1amp。a0))。 b2=EIamp。(~((~a2)amp。a1amp。(~a0)))。 b1=EIamp。(~((~a2)amp。(~a1)amp。a0))。 b0=EIamp。(~((~a2)amp。(~a1)amp。(~a0)))。 b=[b7 b6 b5 b4 b3 b2 b1 b0]。 disp(b)。 在 mand window 窗口中輸入 ，按 Enter 鍵后在彈出的語句后面輸入[1 1 1]，再按 Enter 鍵后輸入 EI的值為 1，按 Enter 鍵后就會顯示數(shù)組的值為：0 1 1 1 1 1 1 1。同理輸入不同的初始值會得到相應的輸出數(shù)據(jù)，過程如圖 55所示： 圖 55 3 線 8線譯碼器程序驗證 Simulink 仿真 進入 Simulink 仿真界面后，按照 3 線 8線譯碼器的邏輯表達式逐一拖入所需的原件并進行連接如圖 56 所示： 基于 Matlab 的邏輯電路設計與仿真 26 圖 56 3 線 8 線譯碼器原 理圖 參數(shù)設置： P P P3 幅度設為 1，周期設為 2，脈寬設為 1，延時設為 1，采樣時間一次設置為 4。 設置好輸入時鐘脈沖后，點擊 進行仿真，然后分別點擊查看輸入輸出信號的示波器查看波形，如圖 57 和圖 58所示： 圖 57 3 線 8線譯碼器輸入波形 圖 58 3 線 8線譯碼器輸出波形 根據(jù)以上波形可以看出所設計的 3 線 8 線譯碼器，在給不同輸入的情況下均可得到相應的正確的輸出，即該設計符合設計要求。 7 段數(shù)碼管 M 文件程序設計 基于 Matlab 的邏輯電路設計與仿真 27 根據(jù)下圖 59 M文件程序。 建立一個新的 M文件，命名為 。根據(jù) 7 段數(shù)碼管的邏輯表達式，編寫其程序如下： 7段數(shù)碼管源程序 圖 59 if answer(2,1)==1。 % 0 plot([,],[4,4]) hold on axis([0,22,0,6]) end if answer(3,1)==1 plot([2,2],[,]) end if answer(4,1)==1 plot([2,2],[,]) end if answer(5,1)==1 plot([,],[2,2]) end if answer(6,1)==1 plot([1,1],[,]) end if answer(7,1)==1 plot([1,1],[,]) end if answer(8,1)==1 plot([,],[3,3]) end if answer(2,2)==1。 % 1 plot([,],[4,4]) end if answer(3,2)==1 plot([4,4],[,]) end if answer(4,2)==1 plot([4,4],[,]) end if answer(5,2)==1 plot([,],[2,2]) end if answer(6,2)==1 plot([3,3],[,]) end if answer(7,2)==1 plot([3,3],[,]) end if answer(8,2)==1 plot([,],[3,3]) end if answer(2,3)==1。 % 2 plot([,],[4,4]) 基于 Matlab 的邏輯電路設計與仿真 28 end if answer(3,3)==1 plot([6,6],[,]) end if answer(4,3)==1 plot([6,6],[,]) end if answer(5,3)==1 plot([,],[2,2]) end if answer(6,3)==1 plot([5,5],[,]) end if answer(7,3)==1 plot([5,5],[,]) end if answer(8,3)==1 plot([,],[3,3]) end if answer(2,4)==1。 % 3 plot([,],[4,4]) end if answer(3,4)==1 plot([8,8],[,]) end if answer(4,4)==1 plot([8,8],[,]) end if answer(5,4)==1 plot([,],[2,2]) end if answer(6,4)==1 plot([7,7],[,]) end if answer(7,4)==1 plot([7,7],[,]) end if answer(8,4)==1 plot([,],[3,3]) end if answer(2,5)==1。 % 4 plot([,],[4,4]) end if answer(3,5)==1 plot([10,10],[,3.1]) end if answer(4,5)==1 plot([10,10],[,2.1]) end if answer(5,5)==1 plot([,],[2,2]) end if answer(6,5)==1 plot([9,9],[,]) end if answer(7,5)==1 plot([9,9],[,]) end if answer(8,5)==1 plot([,],[3,3]) end if answer(2,6)==1。 % 5 plot([,],[4,4]) end if answer(3,6)==1 plot([12,12],[,3.1]) end if answer(4,6)==1 plot([12,12],[,2.1]) end if answer(5,6)==1 plot([,],[2,2]) end if answer(6,6)==1 plot([11,11],[,2.9]) end if answer(7,6)==1 plot([11,11],[,3.基于 Matlab 的邏輯電路設計與仿真 29 9]) end if answer(8,6)==1 plot([,],[3,3]) end if answer(2,7)==1。 % 6 plot([,],[4,4])