【導(dǎo)讀】本設(shè)計是基于單片機(jī)的流漿箱開口度測量裝置。針，檢測采集電路、信號驅(qū)動放大電路和數(shù)碼顯示電路等部分組成。部分進(jìn)行了詳細(xì)的論述，并給出了主要的流程圖和軟件設(shè)計程序。對流漿箱進(jìn)行調(diào)節(jié)。該裝置具有結(jié)構(gòu)簡單，制造成本低，靈敏度高的特點，是用。于小型造紙廠的理想設(shè)備。

　　

【正文】 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 7219 串聯(lián)方式，這樣 MCU 就可以通過 3 根線（即串行數(shù)據(jù)線、串行時鐘線和芯片選通線）控制更多的數(shù)碼管顯示。 MAX7219 的外部引腳分配如圖 24所示 。 圖 24 MAX7219 的外部引腳分配 各引腳的功能為： DIN：串行數(shù)據(jù)輸入端 DOUT：串行數(shù)據(jù)輸出端，用于級連擴(kuò)展 LOAD：裝載數(shù)據(jù)輸入 CLK：串行時鐘輸入 DIG0~DIG7： 8 位 LED 位選線，從共陰極 LED 中吸入電流 SEG A~SEG G,DP:7 段驅(qū)動和小數(shù)點驅(qū)動 ISET:通過一個 10k 電阻和 Vcc相連，設(shè)置段電流 MAX7219 內(nèi)部的寄存器如圖 25，主要有：譯碼控制寄存器、亮度控制寄存器、掃描界限寄存器、關(guān)斷模式寄存器、測試控制寄存器。編程時只有正確操作這些寄存器， MAX7219 才可工作。 畢業(yè)設(shè)計報告 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 圖 25 MAX7219 內(nèi)部的相關(guān)寄存器 (1)譯碼控制寄存器（ X9H） 如圖 26 所示， MAX7219 有兩種譯碼方式： B譯碼方式和不譯碼方式。當(dāng)選擇不譯碼時， 8個數(shù)據(jù)為分別一一對應(yīng) 7 個段和小數(shù)點位； B 譯碼方式是 BCD 譯碼，直接送數(shù)據(jù)就可以顯示。實際應(yīng)用中可以按位設(shè)置選擇 B譯碼或是不譯碼方式。 圖 26 MAX7219 的譯碼控制寄存器 當(dāng)采用代碼 BCD譯碼方式時，對應(yīng) 10 個數(shù)字“ 0~9”和 5個字符“ ,E,H,L,P” ,譯碼器僅針對數(shù)字寄存器中數(shù)據(jù)的 譯碼器僅針對數(shù)字寄存器中數(shù)據(jù)的低四位D3~D0，而不考慮 D6~D4 位。設(shè)置小數(shù)點 (SEG DP)的 D7與編碼方式，點亮?xí)r， D7 畢業(yè)設(shè)計報告 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 置 1，熄滅時， D7 置 “0” 即可 。 當(dāng)選擇不譯碼方式時，數(shù)據(jù)位 D7~D0 對應(yīng)于 LED 的段線如圖 27 所示。 圖 27 顯示器與寄存器數(shù)據(jù)位的對應(yīng)關(guān)系 （ 2） 掃描界限寄存器（ XBH） 如圖 28 所示，此寄存器用于設(shè)置顯示的 LED 的個數(shù)（ 1~8），比如當(dāng)設(shè)置為0xX4 時， LED 0~5 顯示。 圖 28 MAX7219 的掃描界限控制寄存器 （ 3） 亮度控制寄存器（ XAH） 共有 16級可選擇，用于設(shè)置 LED 的顯示亮度，從 0xX0~0xXF （ 4） 關(guān)斷模式寄存器（ XCH） 共有兩種模式選擇，一 種 是關(guān)斷狀態(tài)， 最低位 D0=0，另一種是 正常工作狀態(tài) ，最低位 D0=1。 （ 5） 顯示測試寄存器（ XFH） 用于設(shè)置 LED 是測試狀態(tài)還是正常工作狀態(tài)，當(dāng)測試狀態(tài)時（最低位 D0=1）各位顯示全亮，正常工作狀態(tài) (D0=0)。 （ 6） 讀寫時序說明 MAX7129 是 SPI 總線驅(qū)動方式。它不僅要向寄存器寫入控制字，還需要讀取相應(yīng)寄存器的數(shù)據(jù)。要想與 MAX7129 通信，首先要先了解 MAX7129 的控制字。MAX7129 的控制字格式如圖 29。 畢業(yè)設(shè)計報告 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 圖 29 控制字（即地址及命令字節(jié)） 如圖，工作時 ,MAX7219 規(guī)定一次接收 16 位數(shù)據(jù)，在接收的 16 位數(shù)據(jù)中：D15~D12 可以與操作無關(guān)，可以任意寫入， D11~D8 決定所選通的內(nèi)部寄存器地址，D7~D0 為待顯示數(shù)據(jù)或是初始化控制字。在 CLK 脈沖作用下， DIN 的數(shù)據(jù)以串行方式依次移入內(nèi)部 16位寄存器，然后在一個 LOAD 上升沿作用下，鎖存到內(nèi)部的寄存器中。注意在接收時，先接收最高位 D16，最后是 D0，因此，在程序發(fā)送時必須先送高位 數(shù)據(jù)，在循環(huán)移位。工作時序圖見圖 210。 圖 210 數(shù)據(jù)讀寫時序 由于 AT89C51 是 8 位單片機(jī) ， 故 傳送數(shù)據(jù)時， 需要分兩次來送數(shù)據(jù)。 CPLD 技術(shù) 如上文所述，使用的驅(qū)動芯片數(shù)量較多，這必然會使 裝置的體積規(guī)模較大，從而使裝置的應(yīng)用場合受到限制，為了得到體積更小的裝置，因 此需要對信號驅(qū)動放大電路進(jìn)行 CPLD 封裝。 CPLD 是指復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device），它 是從 PAL（ 可編程陣列邏輯 ） 和 GAL（ 通用陣列邏輯 ） 器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于 大規(guī)模集成電路 范圍 ， 是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的 數(shù)字集成電路 。其基本設(shè)計方法是借助集成開發(fā) 軟件 平 畢業(yè)設(shè)計報告 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（ “ 在系統(tǒng) ” 編程 ）將代碼傳送到目標(biāo) 芯片 中，實現(xiàn)設(shè)計的 數(shù)字系統(tǒng) 。 CPLD 是在 PAL， GAL 等邏輯器件的基礎(chǔ)上發(fā)展起來的，是陣列型高密度 PLD器件。它們大多采用 COMS EPROM/EEPROM 和快閃存儲器等編程技術(shù)，因而具有高密度、高速度和低功耗等特點。 CPLD 的基本結(jié)構(gòu)與 GAL并無本質(zhì)的區(qū)別， 在 CPLD器件中至少包含 了三部分：可編程邏輯宏單元、可編程 I/O單元和可編程連線陣列。可編程邏輯宏單元內(nèi)部主要包括與或陣列、可編程發(fā)器和多路選擇器等電路，能獨立的配置為時序或組合工作方式。可編程 I/O 單元簡稱為 I/O 單元，它是內(nèi)部信號到 I/O 引腳的接口部分，主要由三態(tài)輸出緩沖器、輸入緩沖器、輸入寄存器 /鎖存器和幾個可編程的數(shù)據(jù)選擇器組成?？删幊踢B線陣列的作用是在各邏輯宏單元之間以及邏輯宏單元和 I/O 單元之間提供靈活的互聯(lián)網(wǎng)絡(luò)。各邏輯宏單元通過可編程連線陣列接收來自專用輸入或輸入端的信號，并將宏單元的信號反饋到其需要到達(dá)的目的地。 。 畢業(yè)設(shè)計報告 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ 裝 ┊ ┊ ┊ ┊ ┊ 訂 ┊ ┊ ┊ ┊ ┊ 線 ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊ ┊