lpc2220arm單片機(jī)設(shè)計規(guī)范v1-資料下載頁
2025-01-20 20:34本頁面
【導(dǎo)讀】閱讀該器件的用戶手冊，因此在應(yīng)用的過程中出現(xiàn)了很多問題。為了避免在以后的設(shè)計中再出現(xiàn)同樣的。了幾點(diǎn)設(shè)計中應(yīng)注意的事項(xiàng)，供我們在以后的設(shè)計中參考。LPC2210/2220是基于16/32-位的ARM7TDMI-STM的微處理器，具有實(shí)時的仿真和內(nèi)置跟蹤的支。對代碼長度有限制的應(yīng)用，可選的16位THUMB模式可以減少30%以上的代碼，而性能損失很小。適合工業(yè)控制、醫(yī)療和存取控制，并且價格低廉。根據(jù)總總線的配置不同，LPC2210/2220最多有76個。由于內(nèi)置了寬范圍的串行通信接口，LPC2210也非常適合于通信網(wǎng)關(guān)、協(xié)議轉(zhuǎn)換器、嵌入式軟。件調(diào)制解調(diào)器以及其它各種類型的應(yīng)用。EmbeddedICE-RT和嵌入式跟蹤接口使用片內(nèi)RealMonitor軟件對任務(wù)進(jìn)行實(shí)時調(diào)。試并支持對執(zhí)行代碼進(jìn)行無干擾的高速實(shí)時跟蹤。8路10位A/D轉(zhuǎn)換器，轉(zhuǎn)換時間低至。向量中斷控制器。通過外部存儲器接口可將存儲器配置成4組，每組的容量高達(dá)16Mb，數(shù)據(jù)寬度為8/16/32位。態(tài)確定，不受IODIR寄存器的影響。LPC2220沒有內(nèi)部FLASH，因此要使LPC2220最小系統(tǒng)正常運(yùn)行，必須要配置LPC2220的。端口的電平正確。
【正文】 他電路隔離。 程序 問題現(xiàn)象： 附錄 1： Figure1 LPC2210/2220管腳類型描述 管腳信號 I/O 描述 總線控制信號 BOOT[1： 0] I BOOT[1： 0]，在 RESET信號為低電平期間控制啟動和 CPU的一些內(nèi)部操作。 00：從 BANK0 的 8位存儲器啟動； 01：從 BANK0的 16位存儲器啟動； 10：從 BANK0的 32位存儲器啟動； 11：從 BANK0的 16位存儲器啟動； A[23： 0] O A[23： 0]（地址總線）輸出對應(yīng)的 BANK存儲器的地址信號。 D[32： 0] I/O D[32： 0]（數(shù)據(jù)總線）在讀存儲器期間輸入數(shù)據(jù)，在寫存儲器期間輸出數(shù)據(jù)。總線寬度可以配置為 8/16/32位。 nCS[3： 0] O nCS[3： 0]（片選信號），當(dāng)存儲器的地址在相應(yīng)的 BANK范圍內(nèi)，片選信號有效。片選信號的訪問周期數(shù)可編程。 nWE O nWE（寫允許）指示當(dāng)前的總線周期為寫周期。 nOE O nOE（讀允許）指示當(dāng)前的總線周期為讀周期 nBLS[3： 0] O nBLS[3： 0]，字節(jié)選擇信號。用于區(qū)分存儲器當(dāng)前讀寫的高低字節(jié)。 TIMER/PWM/CAP/MAT（定時器 /PWM/捕獲 /比較） XCLK O XCLK， PLL倍頻時鐘輸出信號，可作為 PLL測試用。 PWM[6:1] O PWM[6:1]， PWM輸出信號。 CAP0[3： 0] CAP1[3： 0] I 捕獲輸入。 MAT0[3： 0] MAT1[3： 0] O 定時器比較輸出。 外部中斷 EINT[3： 0] I EINT[3： 0]， 4 個外部中斷輸入，最多可配置 8 個外部中斷引腳。不同引腳產(chǎn)生的同 硬件設(shè)計規(guī)范 2021年 03月 06 日 13 一個中斷可通過讀端口狀態(tài)來區(qū)分。中斷方式為電平 /邊沿觸發(fā)，可配置。 UART RXD[1： 0] I 串行數(shù)據(jù)接收端口 TXD[1： 0] O 串行數(shù)據(jù)發(fā)送端口 CTS1 I Clear To Send。低電平表示外部的 MODEM準(zhǔn)備好可以接收串口從 TXD發(fā)送的數(shù)據(jù)。 RTS1 O Request To Send。低電平表示串口可以和外部的 MODEM通訊。 DSR1 I Data Set Ready。低電平表示外部的 MODEM準(zhǔn)備和串口 建立通訊連接。 DTR1 O Data Terminal Ready。低電平表示串口準(zhǔn)備和外部的 MODEM建立通訊連接。 DCD1 I Data Carrier Detect。載波檢測，低電平表示外部的 MODEM已經(jīng)和串口建立了通訊連接，并且可以交換數(shù)據(jù)。 RI1 I Ring Indicator。振鈴指示，低電平表示 MODEM檢測到電話線上的振鈴信號。 I2C總線 SCL I/O I2C總線時鐘。兼容 I2C總線協(xié)議，開漏輸出。 SDA I/O I2C總線數(shù)據(jù)。兼容 I2C總線協(xié)議，開漏輸出。 SPI/SSP接口 SCK[1： 0] I/O 同步時鐘信號。用來同步通過 SPI接口傳送的數(shù)據(jù)。 SSEL[1： 0] I 從設(shè)備選擇信號。低電平指示出當(dāng)前選擇的從設(shè)備。 MISO[1： 0] I/O Master In Slave Out。雙向數(shù)據(jù)信號 MOSI[1： 0] I/O Master Out Slave In。雙向數(shù)據(jù)信號 ADC AIN[7： 0] I 模擬輸入。 Vref I A/D轉(zhuǎn)換參考電壓輸入端。 復(fù)位和時鐘 nRESET I 外部復(fù)位信號輸入腳。低電平復(fù)位設(shè)備，使 I/O端口 和外設(shè)處于默認(rèn)狀態(tài)。 XTAL1 I 內(nèi)部時鐘和震蕩電路輸入 XTAL2 O 震蕩器輸出。 JTAG調(diào)試接口 TMS I 調(diào)試模式選擇 TCK I 調(diào)試時鐘。數(shù)據(jù)移位時鐘。 硬件設(shè)計規(guī)范 2021年 03月 06 日 14 TDI I 調(diào)試數(shù)據(jù)輸入。 TDO O 調(diào)試數(shù)據(jù)輸出。 nTRST I 調(diào)試復(fù)位。該管腳可以復(fù)位調(diào)試接口的測試邏輯和內(nèi)置的輸入電路仿真邏輯。 RTCK O 返回的調(diào)試時鐘。用于和目標(biāo)同步。復(fù)位期間該引腳為低電平始能調(diào)試端口。 TRACE單元 TRACECLK O 跟蹤端口時鐘信號。 PIPESTAT [1： 0] O 管道狀態(tài)信號 TRACESYNC O 同步信號。復(fù)位期間該引腳低電平始能跟蹤端口。 TRACEPKT [3： 0] O 跟蹤信息包數(shù)據(jù)線 EXTIN0 I 外部觸發(fā)輸入。 電源信號 Vss 地， 0V參考點(diǎn)。 Vssa 模擬地，通常電壓應(yīng)同 VSS，但應(yīng)該隔離以減小噪聲和錯誤。 Vssa（ PLL） PLL模擬地。通常電壓應(yīng)同 VSS，但應(yīng)該隔離以減小噪聲和錯誤。 VDD（ V18） 。 VDD（ V18A） 1． 8V內(nèi)核模擬電源端。模擬電源。通常電壓應(yīng)同 VDD（ V18） ，但應(yīng)該隔離以減小噪聲和錯誤 VDD（ V3） ， I/O電源。 VDDA （ V3A） ，模擬電源。通常電壓應(yīng)同 VDD（ V3），但應(yīng)該隔離以減小噪聲和錯誤
研究報告相關(guān)推薦
鄂ICP備17016276號-1