23講(pci總線)2006-07-03(編輯修改稿)
2024-11-17 01:42 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 在使用64位(雙32位）地址。,CAI 6.14.swf,16,第十六頁(yè)，共三十五頁(yè)。,3）PCI傳送過(guò)程的特點(diǎn) ①采用同步時(shí)序協(xié)議 ②總線周期長(zhǎng)度由主方確定 ③主方啟動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)，目標(biāo)方以DVSEL信號(hào)有效作為響應(yīng)。 ④主方結(jié)束一個(gè)總線周期不要求目標(biāo)方確認(rèn)。,17,第十七頁(yè)，共三十五頁(yè)。,6.5 ISA總線和Futurebus＋總線 ISA總線的特點(diǎn)： ①共98根信號(hào)線（PC/XT總線62根增加36根）可進(jìn)行8或16位數(shù)據(jù)傳送。 ②24位地址線，可尋址224＝16MB。 ③支持64KB I/O地址空間，15級(jí)硬中斷和7級(jí)DMA通道。 ④最高時(shí)鐘頻率為8M Hz，即帶寬為16MB/S ⑤支持8種總線事務(wù)類型： 存儲(chǔ)器讀/寫，I/O讀/寫，中斷響應(yīng)DMA響應(yīng)，存儲(chǔ)器刷新，總線仲裁。,18,第十八頁(yè)，共三十五頁(yè)。,6.5.2 Futurebus+總線 Futurebus+是一個(gè)高性能的異步總線標(biāo)準(zhǔn)。 其技術(shù)要求是： (1)一個(gè)與結(jié)構(gòu)、處理器、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)。 (2)基本上是一個(gè)異步數(shù)據(jù)定時(shí)協(xié)議。 (3)允許采用可選的源同步式協(xié)議，用來(lái)實(shí)現(xiàn)高速的塊數(shù)據(jù)傳送。 (4)支持32位或64位尋址，數(shù)據(jù)線的長(zhǎng)度動(dòng)態(tài)可變，以滿足不同帶寬的要求。 (5)全分布式的并行仲裁協(xié)議及集中式仲裁協(xié)議，并支持線路交換式和分離業(yè)務(wù)協(xié)議。 (6)提供對(duì)容錯(cuò)和高可靠性系統(tǒng)的支持。 (7)提供對(duì)cache共享存儲(chǔ)器的支持。 (8)提供一個(gè)兼容的消息傳遞定義。,19,第十九頁(yè)，共三十五頁(yè)。,本 章 小 結(jié) 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 總線有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。微型計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)總線從SA總線(16位，帶寬8MB/s)發(fā)展到EISA總線(32位，帶寬33.3MB/s) 和VESA總線(32 位，帶寬132MB/s)，又進(jìn)一步發(fā)展到PCI總線(64位，帶寬264MB/s)。衡量總線性能的重要指標(biāo)是總線帶寬，它定義為總線本身所能達(dá)到的最高傳輸速率。 當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)。其總線內(nèi)部結(jié)構(gòu)包含： 數(shù)據(jù)傳送總線(地址線、數(shù)據(jù)線、控制線組成)； 仲裁總線； 中斷和同步總線； 公 用線(電源、地
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1