總線技術(shù)與總線標(biāo)準(zhǔn)教材(編輯修改稿)
2025-01-26 13:42 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 用 同一時(shí)鐘信號(hào) 控制各模塊完成數(shù)據(jù)傳輸 2. 一般一次讀寫操作可在一個(gè)時(shí)鐘周期內(nèi)完成，時(shí)鐘前、后沿分別指明總線操作周期的開始和結(jié)束 3. 地址、數(shù)據(jù)及讀 /寫等控制信號(hào)可在時(shí)鐘沿處改變 二． 優(yōu)點(diǎn)： 電路設(shè)計(jì)簡(jiǎn)單，總線帶寬大，數(shù)據(jù)傳輸速率快 三． 缺點(diǎn)： 時(shí)鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響 同步時(shí)鐘 地址信號(hào) 數(shù)據(jù)信號(hào) 控制信號(hào) 延時(shí) 31 異步并行總線時(shí)序 一． 特點(diǎn)：系統(tǒng)中可以 沒(méi)有統(tǒng)一的時(shí)鐘源 ，模塊之間依靠各種聯(lián)絡(luò)（握手）信號(hào)進(jìn)行通信，以確定下一步的動(dòng)作 二． 優(yōu)點(diǎn)： 全互鎖方式可靠性高，適應(yīng)性強(qiáng) 三． 缺點(diǎn)： 控制復(fù)雜，交互的聯(lián)絡(luò)過(guò)程會(huì)影響系統(tǒng)工作速度 地址信號(hào) 數(shù)據(jù)信號(hào) 主設(shè)備 聯(lián)絡(luò)信號(hào) 從設(shè)備 聯(lián)絡(luò)信號(hào) ① ③ ② ① 準(zhǔn)備好接收 （ M發(fā)送地址信號(hào)） ③ 已收到數(shù)據(jù) （ M撤銷地址信號(hào)） ④ ④ 完成一次傳送 （ S撤銷數(shù)據(jù)信號(hào)） ② 已送出數(shù)據(jù) （ S發(fā)送數(shù)據(jù)信號(hào)） 32 半同步并行總線時(shí)序 一． 特點(diǎn)：同時(shí)使用主模塊的 時(shí)鐘信號(hào) 和從模塊的 聯(lián)絡(luò)信號(hào) 二． 優(yōu)點(diǎn)： 兼有同步總線的速度和異步總線的可靠性與適應(yīng)性 ?Ready信號(hào)可作為慢速設(shè)備的異步聯(lián)絡(luò)信號(hào) ?CLK信號(hào)作為快速設(shè)備的同步時(shí)鐘信號(hào) 總線標(biāo)準(zhǔn) 一． 總線標(biāo)準(zhǔn)包括： 1. 邏輯規(guī)范：邏輯信號(hào)電平 2. 時(shí)序規(guī)范 3. 電氣規(guī)范 4. 機(jī)械規(guī)范 5. 通信協(xié)議 33 ATA（ Advanced Technology Attachment） SCSI （ Small Computer System Interface ） 16位的 PC/AT（ ISA）總線 32位的 PC386（ EISA）總線 32位或 64位的 PCI局部總線 VXI、 IEEE488(GPIB) 常用總線分類 一． 串行總線 二． 并行總線 RS23 USB、 139 SPI、現(xiàn)場(chǎng)總線 SATA、 SAS 系統(tǒng)外總線 系統(tǒng)內(nèi)總線 常見總線分類 總線 類型 數(shù)據(jù)傳送格式 時(shí)序控制方式 支持 PnP (即插即用 ) 位置分類 PCI 并行 同步 PnP 系統(tǒng)內(nèi)總線 ISA 并行 同步 不支持 系統(tǒng)內(nèi)總線 USB 串行 同步或異步 PnP, 熱插拔 系統(tǒng)外總線 SPI 串行 同步 不支持 系統(tǒng)外總線 I2C 串行 同步 不支持 系統(tǒng)外總線 RS232 RS422 RS485 串行 異步 不支持 系統(tǒng)外總線 36 SoC的片內(nèi)總線 一． 片上總線特點(diǎn) 1. 簡(jiǎn)單高效 ① 結(jié)構(gòu)簡(jiǎn)單：占用較少的邏輯單元 ② 時(shí)序簡(jiǎn)單：提供較高的速度 ③ 接口簡(jiǎn)單：降低 IP核連接的復(fù)雜性 2. 靈活，具有可復(fù)用性 ① 地址 /數(shù)據(jù)寬度 可變、 互聯(lián)結(jié)構(gòu) 可變、 仲裁機(jī)制 可變 3. 功耗低 ① 信號(hào)盡量不變、單向信號(hào)線功耗低、時(shí)序簡(jiǎn)單 二． 片內(nèi)總線標(biāo)準(zhǔn) 1. ARM的 AMBA 、 IBM的 CoreConnect 2. Silicore的 Wishbone、 Altera的 Avalon 37 ARM的 AMBA: Advanced Microcontroller Bus Architecture 一． 先進(jìn) 高性能總線 AHB （ Advanced Highperformance Bus） 1. 適用于高性能和高吞吐設(shè)備之間的連接，如 CPU、 片上存儲(chǔ)器、 DMA設(shè)備、 DSP等 二． 先進(jìn) 系統(tǒng)總線 ASB（ Advanced System Bus） 1. 適用于高性能系統(tǒng)模塊。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線 三． 先進(jìn) 外設(shè)總線 APB（ Advanced Peripheral Bus） 1. 適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度 2. 適合較復(fù)雜的應(yīng)用，需要遵守較簡(jiǎn)單的操作協(xié)議；擁有眾多的第三方支持 ARM 處理器核 寬帶片上 RAM DMA 控制器 寬帶外部 RAM接口 橋 UART PIO 定時(shí)器 鍵盤控制器 AHB或 ASB總線 APB總線 AHB的特性 ： 單個(gè)時(shí)鐘邊沿操作； 非三態(tài)的實(shí)現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個(gè)主控制器（最多 16個(gè)模塊）； 可配置 32位～ 128位總線寬度； 支持字節(jié)、半字和字的傳輸。 典型的 AMBA構(gòu)架 PCI總線 一． PCI(Peripheral Component Interconnect)，外部設(shè)備互連總線，在 CPU與外設(shè)之間提供了一條獨(dú)立的數(shù)據(jù)通道，使得每種設(shè)備都能直接與 CPU聯(lián)系， 支持即插即用 二． PCI總線信號(hào) 1. 必備的 PCI總線信號(hào)包括地址信號(hào)、數(shù)據(jù)信號(hào)、接口控制信號(hào)、錯(cuò)誤報(bào)告信號(hào)、仲裁信號(hào)和系統(tǒng)信號(hào) 2. 可選的 PCI總線信號(hào)包括 64位總線擴(kuò)展信號(hào)、接口控制信號(hào)、中斷信號(hào)、 Cache支持信號(hào)和邊界掃描信號(hào) 39 PCI總線架構(gòu) 一． PCI總線是多層次總線 40 PCI總線插座示意圖 一． 根據(jù)電源電壓和位數(shù)不同分為 4種 二． 長(zhǎng)插槽 188針，短插槽 124針 41 PCI插槽實(shí)物照片 42 PCI總線信號(hào)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1