基于pci總線的can卡的設計與實現(xiàn)(doc)-經(jīng)營管理(編輯修改稿)
2024-09-20 12:33 本頁面
【文章內(nèi)容簡介】 的突發(fā)讀寫。 （ 2） ISA 接口邏輯 PCI9052 支持通過 8/16 位內(nèi)存映射或 I/O 映射從 PCI 到 ISA總線的單周期讀、寫訪問。方便從 ISA 向 PCI 卡的轉(zhuǎn)換。 （ 3）中斷產(chǎn)生器 由 Local Bus 的兩個中斷信號可以產(chǎn)生一個 PCI 中斷信號：INTA。 （ 4）局部總線 PCI9052 提供的局部總線不但可編程，而且與 PCI 總線的時鐘相互獨立運行，可實現(xiàn)異步操作，總線操作自動實現(xiàn)時序同步。兩部分的異步運行方便了高、低速設備的兼容。局部的運行時鐘頻率范圍 0～ 40MHz、 TTL 電平，可由 PCI 提供或由用戶自行提供； PCI 的運行時鐘頻率范圍 0～ 33MHz。 （ 5）串行 EEPROM 用于存入 PCI BUS 和 Local Bus 的部分配置信息。 （ 6） 4 個局部設備片選 基址和地址范圍可以由串行 EEPROM 或主控設備進行設置。 （ 7） 5 個局部地址空間 基址和地址范圍及其映射可以由串行 EEPROM 或主控設備進行設置。 （ 8） Big/Little Endian 模式的字節(jié)交換 適合不同計算機體系。 （ 9）局部總線等待狀態(tài) 降了等待信號 LRDYi用于握手之外， PCI9052 還有一個內(nèi)部等待產(chǎn)生器（包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待）。 （ 10）延遲讀模式 PCI9052 支持 規(guī)范的延遲讀模式。 （ 11） FIFO PCI9052 包括一個 64Byte 的寫 FIFO 和一個 32Byte 的讀 FIFO，從而支持預取模式、即突發(fā)操作。 （ 12） PCI鎖定機制 主控設備可以通過鎖定信號占有對 PCI9052的唯一訪問權。 由于 CAN總線的迅猛發(fā)展，許多芯片廠商開發(fā)了很多系列的 CAN通信控制器芯片。如表 2 所示。 表 2 主要 CAN總線芯片 制造商 芯片型號 芯片功能及特點 Intel 82527 8XC196CA/CB CAN通信控制器，符合 擴展的 8XC196+CAN 通信控制器，符合 Philips SJA1000 82C250 P51XAC3 CAN通信控制器，符合 高性能 CAN總線收發(fā)器 16 位微控制器 +CAN 通信控制器，符合 Motorola 68HC05X4 系列 68HC05 微處理器 +CAN通信控制器 NE
公司管理相關推薦
鄂ICP備17016276號-1