【文章內(nèi)容簡介】 最關(guān)鍵的外圍設(shè)計包括了電源，時鐘和芯片間的互連。電源是保證硬件系統(tǒng)正常工作的基礎(chǔ)，設(shè)計中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入；單板需要產(chǎn)生的電源輸出；各個電源需要提供的電流大??；電源電路效率；各個電源能夠允許的波動范圍；整個電源系統(tǒng)需要的上電順序等等。，要求精度在＋5%－3%之間，電流需要12A左右，根據(jù)這些要求，設(shè)計中采用5V的電源輸入，利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路，精度要求決定了輸出電容的ESR選擇，并且為防止電流過大造成的電壓跌落，加入了遠(yuǎn)端反饋的功能。時鐘電路的實現(xiàn)要考慮到目標(biāo)電路的抖動等要求，A項目中用到了GE的PHY器件，剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘，結(jié)果GE鏈路上出現(xiàn)了丟包，后來換成簡單的時鐘Buffer器件就解決了丟包問題，分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。芯片之間的互連要保證數(shù)據(jù)的無誤傳輸，在這方面，高速的差分信號線具有速率高，好布線，信號完整性好等特點，A項目中的多芯片間互連均采用了高速差分信號線，在調(diào)試和測試中沒有出現(xiàn)問題。PCB設(shè)計中要注意的問題PCB設(shè)計中要做到目的明確，對于重要的信號線要非常嚴(yán)格的要求布線的長度和處理地環(huán)路，而對于低速和不重要的信號線就可以放在稍低的布線優(yōu)先級上。重要的部分包括：電源的分割；內(nèi)存的時鐘線，控制線和數(shù)據(jù)線的長度要求；高速差分線的布線等等。A項目中使用內(nèi)存芯片實現(xiàn)了1G大小的DDR memory，針對這個部分的布線是非常關(guān)鍵的，要考慮到控制線和地址線的拓?fù)浞植?，?shù)據(jù)線和時鐘線的長度差別控制等方面，在實現(xiàn)的過程中，根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求，比如同一組內(nèi)的數(shù)據(jù)線長度相差不能超過多少個mil，每個通路之間的長度相差不能超過多少個mil等等。當(dāng)這些要求確定后就可以明確要求PCB設(shè)計人員來實現(xiàn)了，如果設(shè)計中所有的重要布線要求都明確了，可以轉(zhuǎn)換成整體的布線約束，利用CAD中的自動布線工具軟件來實現(xiàn)PCB設(shè)計，這也是在高速PCB設(shè)計中的一個發(fā)展趨勢。4 檢查和調(diào)試當(dāng)準(zhǔn)備調(diào)試一塊板的時候，一定要先認(rèn)真的做好目視檢查，檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障，檢查是否有元器件型號放置錯誤，第一腳放置錯誤，漏裝配等問題，然后用萬用表測量各個電源到地的電阻，以檢查是否有短路，這個好習(xí)慣可以避免貿(mào)然上電后損壞單板。調(diào)試的過程中要有平和的心態(tài)，遇見問題是非常正常的，要做的就是多做比較和分析，逐步的排除可能的原因，要堅信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”，這樣最后一定能調(diào)試成功。一些總結(jié)的話現(xiàn)在從技術(shù)的角度來說，每個設(shè)計最終都可以做出來，但是一個項目的成功與否，不僅僅取決于技術(shù)上的實現(xiàn)，還與完成的時間，產(chǎn)品的質(zhì)量，團(tuán)隊的配合密切相關(guān)，所以良好的團(tuán)隊協(xié)作，透明坦誠的項目溝通，精細(xì)周密的研發(fā)安排，充裕的物料和人員安排，這樣才能保證一個項目的成功。一個好的硬件工程師實際上就是一個項目經(jīng)理，他/她需要從外界交流獲取對自己設(shè)計的需求，然后匯總，分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，他/她要組織同事來進(jìn)行配合評審和檢查，還要和CAD工程師一起工作來完成PCB的設(shè)計。與此同時，還要準(zhǔn)備好BOM清單，開始采購和準(zhǔn)備物料，聯(lián)系加工廠家完成板的貼裝。在調(diào)試的過程中他/她要組織好軟件工程師來一起攻關(guān)調(diào)試，配合測試工程師一起解決測試中發(fā)現(xiàn)的問題，等到產(chǎn)品推出到現(xiàn)場，如果出現(xiàn)問題，還需要做到及時的支持。所以做一個硬件設(shè)計人員要鍛煉出良好的溝通能力，面對壓力的調(diào)節(jié)能力，同一時間處理多個事務(wù)的協(xié)調(diào)和決斷能力和良好平和的心態(tài)等等。還有細(xì)心和認(rèn)真，因為硬件設(shè)計上的一個小疏忽往往就會造成非常大的經(jīng)濟損失，比如以前碰到一塊板在PCB設(shè)計完備出制造文件的時候誤操作造成了電源層和地層連在了一起，PCB板制造完畢后又沒有檢查直接上生產(chǎn)線貼裝，到測試的時候才發(fā)現(xiàn)短路問題，但是元器件已經(jīng)都焊接到板上了，結(jié)果造成了幾十萬的損失。所以細(xì)心和認(rèn)真的檢查，負(fù)責(zé)任的測試，不懈的學(xué)習(xí)和積累，才能使得一個硬件設(shè)計人員持續(xù)不斷的進(jìn)步，而后術(shù)業(yè)有所小成。第四篇：硬件工程師職責(zé)硬件工程師主要是要完成一件產(chǎn)品從無到有的轉(zhuǎn)變,: 就是和ME,ID確定外殼的設(shè)計connector的位置和PCB的大小形狀,和SW一起確定硬體解決方案和架構(gòu)，同時確定power方案。第二步: 參照硬體解決方案尋找CPU和主要的function IC。在這一步聯(lián)系廠商，請廠商提供一些sample和資料，此時就需要利用平時積累起來的信息和資源了，同時需要閱讀大量芯片的datasheet，找出最適合我們需求的性能可靠IC，同時性價比最高。第三步：繪制電路圖。首先要繪出系統(tǒng)的block diagram，然后再分模塊去繪制詳細(xì)的線路圖。繪制線路圖一般從CPU開始，CPU一般需要分部分畫出來，大致可以按存儲器bus、內(nèi)存bus；GPIO和其他的interface；power等，一般CPU的時鐘也畫在這部分。對于嵌入式系統(tǒng)的CPU，一般是BGA封裝，對于沒有使用到的pin要拉出測試點。然后畫其他模塊的線路，各個功能模塊內(nèi)的連線要仔細(xì)畫，但要仔細(xì)check和CPU連接的線路。尤其是power線路設(shè)計時，一定要check是否有接錯而短路。整個線路設(shè)計完成后，請資深的工程師幫忙review，進(jìn)行double check。第四部：在電路圖繪制完成后，需要制訂layout guides，layout rules、layout constrains，為進(jìn)入layout 做好各項文件準(zhǔn)備。協(xié)助layout工程師layout，對于在layout中遇到的問題，協(xié)助layout工程師解決問題，硬件工程師必須check每個零件的排放位置，每條線的走線情況，對于不符合規(guī)范的要及時提出來讓layout工程師修改。第五步：layout完成之后，聯(lián)系板廠制作PCB板，和板廠協(xié)商制作。要建立bom表，制定生產(chǎn)注意事項等文檔，便于工廠制件。結(jié)合制程，為方便PCB在產(chǎn)線生產(chǎn)，需要設(shè)計連板和邊框，或者要求制作載具。第六部：PCB完成之后，第一步上電測試，看PCBA是否可以完全開動，各組電壓是否供電正常。不正常要檢查，是否空焊虛焊或短路等。正常開機之后，我們協(xié)助軟體工程師開發(fā)bootloader和移植系統(tǒng)，開發(fā)底層軟體。第七步：在軟體加上之后，我們需要測試各個功能的信號，對照spec檢查，不合規(guī)范需要查處原因，然后尋找對策。有