【文章內(nèi)容簡(jiǎn)介】 2導(dǎo)線若干（50），直流電源（100）。單片機(jī)等各種電子器件若干（300），松香四盒，焊錫若干等（50）。3茶水飲料、布置會(huì)場(chǎng)等（100）總計(jì)：650%以上的經(jīng)費(fèi)，享有此次電子設(shè)計(jì)大賽的冠名權(quán)。、廣告衫，傳單等宣傳權(quán)。，為咱屬單位提供其宣傳所需用地，若經(jīng)學(xué)院允許，可在校內(nèi)設(shè)宣傳點(diǎn)。，在宣傳過(guò)程中負(fù)責(zé)其宣傳保衛(wèi)工作換人衛(wèi)生工作，我們?yōu)橘澲鷨挝惶峁?—2人，協(xié)助贊助單位負(fù)責(zé)宣傳點(diǎn)的宣傳、保衛(wèi)工作。事后對(duì)贊助單位宣傳點(diǎn)進(jìn)行衛(wèi)生清理。、海報(bào)宣傳活動(dòng)前期，我們會(huì)在宣傳點(diǎn)貼海報(bào)、展板，并在海報(bào)、展板的顯眼位置用顯眼字體鳴謝贊助單位。，贊助商可與我校領(lǐng)導(dǎo)一起共同出席此次活動(dòng)的開(kāi)幕式。，比賽將推遲，電子愛(ài)好者協(xié)會(huì)統(tǒng)一規(guī)定，在另行通知。、下雪等惡劣天氣的影響，比賽將順時(shí)往后推遲，具體的時(shí)間將由電子愛(ài)好者協(xié)會(huì)統(tǒng)一規(guī)定，在另行通知。，請(qǐng)負(fù)責(zé)人書(shū)面申請(qǐng)上交到電子愛(ài)好者協(xié)會(huì)核實(shí)。在上交到系里統(tǒng)一處理。亳州職業(yè)技術(shù)學(xué)院電子愛(ài)好者協(xié)會(huì)2011年4月1日第四篇：電子設(shè)計(jì)自動(dòng)化課程總結(jié)電子設(shè)計(jì)自動(dòng)化課程總結(jié)班級(jí)： 自動(dòng)化0901姓名： 石亞文學(xué)號(hào)： 200902020118我對(duì)電子設(shè)計(jì)自動(dòng)化比較感興趣，所以在開(kāi)學(xué)之初選了這門公選課，經(jīng)過(guò)１６周的學(xué)習(xí)和老師耐心的教導(dǎo)，我對(duì)電子設(shè)計(jì)自動(dòng)化有了一定的了解與認(rèn)識(shí)。下面我將對(duì)本門課程闡述幾點(diǎn)：EDAElectronic Design Automation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。《EDA技術(shù)》主要介紹EDA技術(shù)中最常用的兩個(gè)工具軟件——Protel 2004和Multisim 7。Protel 2004是Altium公司推出的第一套完整的板卡級(jí)設(shè)計(jì)系統(tǒng)，由于Protel進(jìn)入我國(guó)較早，已成為國(guó)內(nèi)電子設(shè)計(jì)者的首選軟件。Multisim 7是加拿大圖像交互技術(shù)公司（IIT公司）推出的以Windows為基礎(chǔ)的電子線路仿真工具，以其操作簡(jiǎn)單、實(shí)用性強(qiáng)的特點(diǎn)成為高校電子工程類專業(yè)學(xué)生的必修課程。首先，熟悉了幾種仿真工具：１ 、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨(dú)立電壓源、獨(dú)立電流源、各種線性受控源、傳輸線以及有源半導(dǎo)體器件。SPICE內(nèi)建半導(dǎo)體器件模型，用戶只需選定模型級(jí)別并給出合適的參數(shù)。SPICE模型由兩部分組成：模型方程式(Model Equations)和模型參數(shù)(Model Parameters)。由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來(lái)，可以獲得更好的分析效率和分析結(jié)果。SPICE模型的分析精度主要取決于模型參數(shù)的來(lái)源(即數(shù)據(jù)的精確性)，以及模型方程式的適用范圍。而模型方程式與各種不同的數(shù)字仿真器相結(jié)合時(shí)也可能會(huì)影響分析的精度。除此之外，PCB板級(jí)的SPICE模型仿真計(jì)算量較大，分析比較費(fèi)時(shí)。2MultisimMultisim是美國(guó)國(guó)家儀器（NI）有限公司推出的以Windows為基礎(chǔ)的仿真工具，適用于板級(jí)的模擬/數(shù)字電路板的設(shè)計(jì)工作。它包含了電路原理圖的圖形輸入、電路硬件描述語(yǔ)言輸入方式，具有豐富的仿真分析能力。工程師們可以使用Multisim交互式地搭建電路原理圖，并對(duì)電路進(jìn)行仿真。Multisim提煉了SPICE仿真的復(fù)雜內(nèi)容，這樣工程師無(wú)需懂得深入的SPICE技術(shù)就可以很快地進(jìn)行捕獲、仿真和分析新的設(shè)計(jì)，這也使其更適合電子學(xué)教育。通過(guò)Multisim和虛擬儀器技術(shù)，PCB設(shè)計(jì)工程師和電子學(xué)教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設(shè)計(jì)和測(cè)試這樣一個(gè)完整的綜合設(shè)計(jì)流程。３ MATLAB MATLAB是矩陣實(shí)驗(yàn)室（Matrix Laboratory）的簡(jiǎn)稱，是美國(guó)MathWorks公司出品的商業(yè)數(shù)學(xué)軟件，用于算法開(kāi)發(fā)、數(shù)據(jù)可視化、數(shù)據(jù)分析以及數(shù)值計(jì)算的高級(jí)技術(shù)計(jì)算語(yǔ)言和交互式環(huán)境，主要包括MATLAB和Simulink兩大部分。MATLAB是由美國(guó)mathworks公司發(fā)布的主要面對(duì)科學(xué)計(jì)算、可視化以及交互式程序設(shè)計(jì)的高科技計(jì)算環(huán)境。它將數(shù)值分析、矩陣計(jì)算、科學(xué)數(shù)據(jù)可視化以及非線性動(dòng)態(tài)系統(tǒng)的建模和仿真等諸多強(qiáng)大功能集成在一個(gè)易于使用的視窗環(huán)境中，為科學(xué)研究、工程設(shè)計(jì)以及必須進(jìn)行有效數(shù)值計(jì)算的眾多科學(xué)領(lǐng)域提供了一種全面的解決方案，并在很大程度上擺脫了傳統(tǒng)非交互式程序設(shè)計(jì)語(yǔ)言（如C、Fortran）的編輯模式，代表了當(dāng)今國(guó)際科學(xué)計(jì)算軟件的先進(jìn)水平。對(duì)“ＴopDown”設(shè)計(jì)方法也有了一定的了解：一種逐步求精的設(shè)計(jì)程序的過(guò)程和方法。對(duì)要完成的任務(wù)進(jìn)行分解，先對(duì)最高層次中的問(wèn)題進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，而將其中未解決的問(wèn)題作為一個(gè)子任務(wù)放到下一層次中去解決。這樣逐層、逐個(gè)地進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，直到所有層次上的問(wèn)題均由實(shí)用程序來(lái)解決，就能設(shè)計(jì)出具有層次結(jié)構(gòu)的程序。按自頂向下的方法設(shè)計(jì)時(shí),連續(xù)地逐層向下分解,起到系統(tǒng)的所有模塊都小到便于掌握為止。.最后學(xué)習(xí)了VHDL，VHDL翻譯成中文就是超高速集成電路硬件描述語(yǔ)言，主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì)ASIC。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式、描述風(fēng)格以及語(yǔ)法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。VHDL具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的源代碼來(lái)描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。VHDL還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。相對(duì)其他語(yǔ)言，VHDL 有一下幾點(diǎn)優(yōu)勢(shì)（1）與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開(kāi)