數(shù)字電子設(shè)計(jì)課程設(shè)計(jì)(7)(編輯修改稿)
2025-07-13 14:34 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ...... 24 誤差因素 ...................................................................................................................... 24 IV 改進(jìn)方法 ...................................................................................................................... 25 ..................................................................................................................... 25 .................................................................................................................................... 25 1 1 數(shù)字電子設(shè)計(jì)部分 課程設(shè)計(jì)的內(nèi)容和要求 （ 1） 了解同步加法計(jì)數(shù)器工作原理和邏輯功能。 （ 2） 掌握計(jì)數(shù)器電路的分析，設(shè)計(jì)方法及應(yīng)用。 （ 3） 學(xué)會(huì)正確使用 JK觸發(fā)器。 計(jì)數(shù)器設(shè)計(jì)原理 三位二進(jìn)制同步計(jì)數(shù)器狀態(tài)圖（ 000， 010） 001 011 100 101 110 111 圖 三位二進(jìn)制同步計(jì)數(shù)器狀態(tài)圖 選擇觸發(fā)器、求時(shí)鐘方程、輸出方程、狀態(tài)方程和結(jié)果 （ 1）選擇觸發(fā)器 由于 JK 觸發(fā)器功能齊全、使用靈活，故選用 3個(gè)下降沿 JK 觸發(fā)器。 （ 2）求時(shí)鐘方程 CP0=CP1=CP2=CP （ 3）求輸出方程 輸出方程的卡諾圖為： 2 圖 輸出方程的卡諾圖 （ 4）狀態(tài)方程： 次態(tài)卡諾圖： Q2N+1的次態(tài)卡諾圖為： 圖 +1的次態(tài)卡諾圖 Q1N+1的次態(tài)卡諾圖為： 圖 Q1N+1的次態(tài)卡諾圖 Q0N+1的次態(tài)卡諾圖為 3 圖 Q0N+1的次態(tài)卡諾圖 狀態(tài)方程 : Q2n+1= + = + = + (5) 驅(qū)動(dòng)方程為 : = = =1 = = = (6) 檢查能否自啟動(dòng)（無(wú)效狀態(tài) 000、 010） 000 001 010 011 所以能自啟動(dòng)。 (7)檢查錯(cuò)誤的方法 1) 功能測(cè)試前，首先檢查電源是否接通，清零端和置數(shù)端是否有問(wèn)題，如無(wú)問(wèn)題應(yīng) 將置數(shù)端與清零端都置 1，進(jìn)一步操作。 2) 在操作過(guò)程中，某一狀態(tài)出現(xiàn)錯(cuò)誤時(shí)，應(yīng)重新操作，使?fàn)顟B(tài)停留在最后一個(gè)正確狀態(tài)時(shí)。這時(shí)用萬(wàn)用表檢查發(fā)生錯(cuò)誤那一位所選用的 JK 觸發(fā)器的輸入狀態(tài)是否有誤，如果輸入狀態(tài)正確，則看 CP 脈沖是否好用，如果這些都沒有 問(wèn)題，可能是觸發(fā)器壞了，加入輸入狀態(tài)不正確，檢查錯(cuò)誤信號(hào)所涉及的邏輯門的狀態(tài)是否有誤，再逐級(jí)往前查，直到找出錯(cuò)誤。 4 (8) 最后結(jié)果 按動(dòng)時(shí)鐘脈沖開關(guān)，觀察三個(gè)指示燈的變化情況，并將結(jié)果與理論值與真值表比較。實(shí)驗(yàn)過(guò)程中集成芯片 74LS112的 16腳接 5V直流電源， 8腳接地：集成芯片 74LS00和 74LS08的 14腳接 5V 直流電源， 7 腳接地。 最后結(jié)果： Q2Q1Q0 Q2n+1Q1n+1Q0n+1 1 001 011 2 011 100 3 100 101 4 101 110 5 110 111 6 111 001 邏輯接線圖 圖 同步計(jì)數(shù)器接線圖 5 仿真結(jié)果 圖 001 仿真圖 圖 011 仿真圖 6 圖 100 仿真圖 圖 101 仿真圖 7 圖 110 仿真圖 圖 111仿真圖 8 圖 001仿真圖 串行序列檢測(cè)器設(shè)計(jì)原理 1/0 S0 0/0 S1 0/0 S2 1/0 S3 1/0 1/0 0/0 0/1 選擇觸發(fā)器、求時(shí)鐘方程、輸出方程、狀態(tài)方程和結(jié)果 （ 1）選擇觸發(fā)器 由于 JK 觸發(fā)器功能齊全、使用靈活，故選用 2個(gè)下降沿 JK 觸發(fā)器。 （ 2）求時(shí)鐘方程 CP0=CP1=CP （ 3）求輸出方程 9 輸出方程的卡諾圖為： 圖 輸出方程的卡諾圖 (4)狀態(tài)方程： 電路次態(tài)卡諾圖：
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1