【文章內(nèi)容簡(jiǎn)介】 器的核心部分，其功能是完成整個(gè)系統(tǒng)的圖像預(yù)處理、圖像融合算法、色空間映射以及數(shù)據(jù)流存儲(chǔ)時(shí)序控制等功能。經(jīng)過 DSP處理后輸出 8 bit 的數(shù)字視頻信號(hào)以及像素時(shí) 鐘信號(hào) (PCLK)、場(chǎng)同步 (CS)、行同步 (HS)，一起送 FPGA 產(chǎn)生視頻信號(hào)的時(shí)序邏輯 ， 然后送視頻 D/A 處理器 (SAA7105H )， 最后通過 VGAXX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 7 視頻接口輸出。 閃存 FLASH 用于存儲(chǔ) DSP 程序，在系統(tǒng)上電初始化的時(shí)候?qū)⒊绦蚣虞d到 DSP 中運(yùn)行。靜態(tài)雙口 RAM 用于存儲(chǔ)圖像數(shù)據(jù)的，圖像數(shù)據(jù)的讀寫控制時(shí)序通過 DSP 來實(shí)現(xiàn)， SDRAM與 DSP 進(jìn)行數(shù)據(jù)流交換。視頻 D/A 處理器 (SAA7105H)將 FPGA 輸出的數(shù)字視頻信號(hào)、像素時(shí)鐘、行場(chǎng)同步信號(hào)合成為彩色全電視信號(hào)然后通過 VGA 輸出。 XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 8 3 圖像采集電路設(shè)計(jì) 圖像是一種信息，數(shù)字圖像處理是指利用計(jì)算機(jī)或其他數(shù)字設(shè)備對(duì)圖像信息進(jìn)行各種加工和處理。它是一門新興的應(yīng)用學(xué)科，其發(fā)展速度異常迅速，應(yīng)用領(lǐng)域極為廣泛。數(shù)字 圖像處理的早期應(yīng)用是對(duì)宇宙飛船發(fā)回的圖像所進(jìn)行的各種處理。到了 70 年代，圖像處理技術(shù)的應(yīng)用迅速?gòu)挠詈筋I(lǐng)域擴(kuò)展到生物醫(yī)學(xué)、信息科學(xué)、資源環(huán)境科學(xué)、天文學(xué)、物理學(xué)、工業(yè)、農(nóng)業(yè)、國(guó)防、教育、藝術(shù)等各個(gè)領(lǐng)域與行業(yè)，對(duì)經(jīng)濟(jì)、軍事、文化及人們 日常生活產(chǎn)生重大的影響。 數(shù)字圖像基礎(chǔ)知識(shí) 圖像處理的方法有模擬和數(shù)字式兩種。由于數(shù)字計(jì)算技術(shù)的迅猛發(fā)展，數(shù)字圖像處理技術(shù)得到了廣泛的應(yīng)用。數(shù)字圖像具有處理精度高，再現(xiàn)性好，易于控制處理效果，圖像處理技術(shù)綜合性強(qiáng)等優(yōu)點(diǎn)，但同時(shí)數(shù)字圖像數(shù)據(jù)量龐大，需要圖像處理設(shè)備具有足夠的處理能力和存儲(chǔ)傳輸能力。 根據(jù)色度學(xué)理論，圖像有灰度圖像和彩色圖像之分。灰度圖像的像素值是光強(qiáng)，即二維空間變量的函數(shù) f（ x， y）。如果把灰度值看成是二維空間變量和光譜變量的函數(shù) f（ x， y，λ），即多光譜圖像，也就是通常所說的彩色圖像。 彩色圖像是多光譜圖 像的一種特殊情況，對(duì)應(yīng)于人類視覺的三基色即紅、綠、藍(lán)三個(gè)波段，是對(duì)人眼的光譜量化性質(zhì)的近似。三基色模型是建立圖像成像、顯示、打印等設(shè)備的基礎(chǔ)，具有十分重要的作用。彩色空間有多種不同的表示形式，常用的有三基色模型（ RGB）：紅、綠、藍(lán)； Hsl 模型：色調(diào)、飽和度、亮度。美國(guó)國(guó)家電視系統(tǒng)委員會(huì)（ TSC）定義了用光亮度和色度傳送信號(hào)的格式 YIQ，其中 Y 代表亮度信息， I， Q 為色度值；歐洲定義 TPAL（ PhaseAltematingLine 逐行倒相）標(biāo)準(zhǔn)，使用 YUV 格式。 YUV 格式與 YIQ格式類似，差別僅在于空間上多 一個(gè) 330 度的旋轉(zhuǎn)。與 YUV 彩色空間具有數(shù)字等價(jià)性的YCBC（彩色空間）是以演播室質(zhì)量標(biāo)準(zhǔn)為目標(biāo)的 CCIR601 編碼方案中采用的彩色表示模型， CB與 U 分量對(duì)應(yīng)，而 C 與 V 分量對(duì)應(yīng)。在該編碼方案中，亮度信號(hào)與色度信號(hào)的采樣比率為 4： 2： 2，這是因?yàn)槿搜蹖?duì)色度信號(hào)的變化沒有對(duì)亮度信號(hào)的變化來得敏感。 彩色圖像空間模型的空間變換 1） YUV 與 RGB 彩色空間變換 XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 9 在考慮人的視覺系統(tǒng)和陰極射線管 (CRT)的非線性特性之后， RGB 和 YUV 的對(duì)應(yīng)關(guān)系可以近似地用下面的矩陣表示 ： ???????????VUY????????????????????????GR (31) 2） YCRCB與 RGB 彩色空間變換 數(shù)字域中的彩色空間變換與模擬域的彩色空間變換不同。它們的分量使用 Y， CR 和CB來表示，與 RGB 空間的轉(zhuǎn)換矩陣如下 : ??????????????????????????????????????????????1281280BGRCCYBR (32) 3）圖像處理的技術(shù)指標(biāo) 在設(shè)計(jì)系統(tǒng)之前，我們需要給系統(tǒng)所能達(dá)到的預(yù)期的技術(shù)指標(biāo)，也就是設(shè)計(jì)者的設(shè)計(jì)目標(biāo)。對(duì)于圖像采集與處理系統(tǒng)，主要有以下一些技術(shù)指標(biāo) :圖像分辨率、圖像的位深度、對(duì)比度、灰度分辨率、圖像格式和采集速度。 圖像分辨率指圖像中存儲(chǔ)的信息量。如我們常見的 35228 1024768 表示每英寸上圖像水平和垂直兩個(gè)方向上的像數(shù)數(shù)目相乘。圖像的位 深度或分辨率是用來衡量每個(gè)像數(shù)存儲(chǔ)信息的位數(shù)，這種分辨率決定可以標(biāo)記為多少種色彩等級(jí)的可能性。常見的有 8 位，16 位， 24 位和 32 位。這里的 “ 位 ” 就是 2 的平方次數(shù)， 8 位就是 2 的 8 次方等于 256，即表示色彩等級(jí)為 256 級(jí)。 數(shù)字圖像傳感器 V220 本設(shè)計(jì)系統(tǒng)的 CCD 圖像采集器件采用 SONY 公司的 V220 彩色攝像機(jī)。該攝像機(jī)是可用于平面的 /傾斜的 /可變焦控制的 DSP 彩色攝像機(jī)，并具有高級(jí)的 DSP 圖像失真控制功能。它的主要性能如下 : ： PAL；掃描方式： 2： 1 隔行掃描； ： 1/4 英寸固態(tài)物體攝像傳感器； ： 752（ H） X 582（ V）； ：峰峰值 1. 0V； 75 歐，非平衡； Y/C 電視信號(hào)輸出終端； XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 10 視頻解碼器 SAA7115及 I2C控制電路 SAA7115 是一種視頻解碼芯片，它可以輸入 6 路模擬視頻信號(hào)，通過內(nèi)部寄存器的不 同配置可以對(duì) 6 路輸入進(jìn)行轉(zhuǎn)換，輸出 8 位 “ VPO” 總線， YUV 4： 2： 2 格式。 SAA7115的管腳說明如下圖所示： 表 31 SAA7115 管腳功能特性 Table 31 SAA7115 Pin function property SAA7115[6]的模擬與數(shù)字部分均采用 +3. 3V 電源，數(shù)字 I/0 接口可兼容 +5V,正常工作 功能塊 名稱 說明 I2C SCL I2C 總線時(shí)鐘信號(hào)（輸入） SDA I2C 總線數(shù)據(jù)線 CLK XTAL0 有源晶振（ ）輸出端 XTAL1 有源晶振（ ）輸入端 RESET RESET/CE 復(fù)位信號(hào)輸入（低電平有效） 模擬輸入通道 ADCs AI11~AI12 模擬通道 1 信號(hào)輸入 12 AI1D~AI2D 模擬通道 1,2 的 ADC 微分輸入（懸空） AI21~AI24 模擬通道 2，信號(hào)輸入 1~4 AOUT 懸空，模擬測(cè)試輸出 RT 端口 RTS1~ RTS0 實(shí)時(shí)狀態(tài)或同步信號(hào)輸出 RTC0 實(shí)時(shí)控制輸出 LLC/LLC2 線鎖定時(shí)鐘輸出 (27MHz)/2 分頻時(shí)鐘 圖像端口 IPD0~ IPD7 8 位圖像數(shù)據(jù)輸出口 IDQ 圖像端口數(shù)據(jù)限定 IGPH 多目標(biāo)場(chǎng)參考信號(hào) (場(chǎng)同步信號(hào) ) IGPV 多目標(biāo)行參考信號(hào) (行同步信號(hào) ) ICLK 圖像端口主時(shí)鐘輸出 ITRI 圖像端口輸出控制信號(hào) (影響 ICLK，軟件控制 ) ITRDY 圖像端口目標(biāo)準(zhǔn)輸入 IGP0~ IGP1 通用目的輸出 XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 11 時(shí)功耗 0. 4W，空閑時(shí)為 0. 07W。 SAA7115 需外接 24. 576MHz 晶體或 (32. 11MHz 晶振 )，內(nèi)部有鎖相環(huán) (PLL)，可輸出 27MHz 的系統(tǒng)時(shí)鐘和 13. 5MHz 的像素時(shí)鐘。 采集解碼電路 采集解碼電路如圖 31 所示 ： R E S E T V D D A x V D D IV s sA I 1 DA I 1 2A I 2 1A I 2 2A I 2 3A I 2 4A I 2 DA I 1 1A O U TX I A L OX I A L II D 7 ~ I D 0I D QI G P VI G P HR T S 1R T S 0I T R II C L KL L C 2S D AS C LC C D攝像頭復(fù)位信號(hào)輸入V C C 3 . 3 V數(shù) 字 電源V C C 3 . 3 V模 擬 電源至 雙 口R A M至 D S PG N D至D S P和F P G AA G N D2 4 . 5 7 6 M3 0 P3 0 P4 7 n F4 7 n F4 7 n F4 7 n F4 7 n F4 7 n F1 0 P 4 7 n F1 8 R5 6 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R3 3 R 圖 31 采集解碼電路 Acquisition and decoding circuit I2C控制電路 TMS320VC5501 中的 I2C 模塊時(shí)鐘頻率為 7MHz ~12MHz，支持任何主從 I2C 兼容設(shè)XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 12 備。圖 32 為本論文涉及的多 I2C 模塊的連接圖 ： S A A 7 1 0 5 H S A A 7 1 1 5 HI I C E P R O MM 2 5 P 1 6T M S 3 2 0 V C 5 5 0 1I I C 模 塊S C LS D AV C C 圖 32 I2C 控制電路 I2C control circuit XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 13 4 DSP和 FPGA為核心的電路設(shè)計(jì) 可編程邏輯器件 FPGA及 DSP處理器概述 DSP 是數(shù)字信號(hào)處理 (Digital Signal Processing)或數(shù)字信號(hào)處理器 (Digital signal processor)的縮寫。數(shù)字信號(hào)處理是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。 數(shù)字信號(hào)處理器是把信號(hào)用數(shù)字的形式表示出來，利用計(jì)算機(jī)或信號(hào)處理設(shè)備，對(duì)信號(hào)進(jìn)行采集， 變換，濾波，壓縮，增強(qiáng)，識(shí)別等處理，以提取有用的成分和形式。隨著計(jì)算機(jī)，微電子和通信技術(shù)的發(fā)展，數(shù)字信號(hào)處理理論和技術(shù)得到迅速發(fā)展和不斷完善，特別是在過去 20 多年里，在工業(yè)控制，生活消費(fèi)中應(yīng)用日益廣泛。 DSPs(即數(shù)字信號(hào)處理器 )是一種專用于數(shù)字信號(hào)處理的可編程芯片。它的主要特點(diǎn)是： ，運(yùn)行時(shí)間可以預(yù)測(cè) 休系結(jié)構(gòu)，指令和數(shù)據(jù)總線分開 (有別于馮 諾依曼結(jié)構(gòu) ) 指令集，指令時(shí)間可以預(yù)測(cè) ，適合于運(yùn)算密集的應(yīng)用場(chǎng)合 ，乘法 運(yùn)算時(shí)間短、速度快 ，帶有多種存儲(chǔ)器接口和 I/0 互聯(lián)接口 DMA 通道控制器，保證數(shù)據(jù)傳輸和計(jì)算處理并行工作 ，適合嵌入式系統(tǒng)應(yīng)用。 FPGA（ XC3S100E4TQ144C） [7]是采用先進(jìn)的 90nm 制造工藝技術(shù)。包含 5 個(gè)系列 :XC3Sl00E， XC3S250E， XC3S500E， XC3S1200E， XC3S1600E。 Spartan3E 是在早期的 Spartan3 系列的基礎(chǔ)上發(fā)展而來，器件密度范圍為 10 萬到 160 萬系統(tǒng)門，其單位邏輯單元的成本是 FPGA 行業(yè) 中最低的。 Spartan3E 器件在業(yè)界第一個(gè)突破了 2 美元的 10 萬系統(tǒng)門售價(jià)和 10 美元的 100 多萬系統(tǒng)門售價(jià)的極限。并且它的可編程能力允許升級(jí)而無需更換硬件設(shè)備。 Spartan3E 系列致力于降低器件成本和總體系統(tǒng)成本。例如， Spartan3E 系列能夠以標(biāo)準(zhǔn)產(chǎn)品價(jià)格實(shí)現(xiàn)微處理器、微控制器和數(shù)字信號(hào)處理器功能，包括實(shí)際成本為 美元的 32 位 MicroBlaze嵌入式處理器、不到 美元的 8 位 PicoBlaze 嵌入式處理器以及不到 1 美元的 DSP 性價(jià)XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 14 比。 Spartan3E 器件支持