freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于dsp的數(shù)字圖像處理(編輯修改稿)

2025-02-14 14:13 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 之一。復(fù)雜的大型處理機(jī)PCB板級(jí)設(shè)計(jì)和制造也存在一定困難,也是需要我國(guó)科研人員發(fā)揚(yáng)用于拼搏的精神,繼續(xù)的刻苦努力。 DSP技術(shù)展望(1)向著集成DSP方向發(fā)展目前的DSP多數(shù)基于RISC(精簡(jiǎn)指令集)結(jié)構(gòu),這種結(jié)構(gòu)的優(yōu)點(diǎn)是尺寸小、功耗低、性能高?,F(xiàn)在各DSP廠紛紛采用新工藝,將幾個(gè)DSP核、MPU核、專用處理單元、外圍電路單元和存儲(chǔ)單元集成在一個(gè)芯片上,成為DSP系統(tǒng)集成電路。(2)內(nèi)核結(jié)構(gòu)進(jìn)一步改善多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)(SIMD)、超長(zhǎng)指令字結(jié)構(gòu)(VLIM)、超標(biāo)量結(jié)構(gòu)、超流水結(jié)構(gòu)、多處理、多線程及可并行擴(kuò)展的超級(jí)哈佛結(jié)構(gòu)在高性能處理器將占據(jù)主導(dǎo)地位。(3)進(jìn)一步降低功耗和幾何尺寸DSP的應(yīng)用范圍已經(jīng)擴(kuò)大到人們工作生活的各個(gè)領(lǐng)域,特別是便攜式手持產(chǎn)品對(duì)于低功耗和尺寸的要求很高,提高DSP的運(yùn)算速度和降低功耗尺寸是完全可能的。(4)與可編程器件結(jié)合DSP在許多新的領(lǐng)域的應(yīng)用要求它借助PLD或FPGA來(lái)滿足日益增長(zhǎng)的處理要求。與常規(guī)DSP器件相比,F(xiàn)PGA器件配合傳統(tǒng)DSP器件可以處理更多的信道,來(lái)滿足無(wú)線通信、多媒體等領(lǐng)域的多功能和高性能的需求。 DSP芯片的特點(diǎn)DSP處理芯片,為了適應(yīng)信號(hào)處理運(yùn)算的需要,結(jié)構(gòu)與通用的其他計(jì)算機(jī)或控制處理器相比,有較大的不同,主要的幾點(diǎn)為:(1)具有專用的算術(shù)單元,如硬件乘法器,DSP內(nèi)部設(shè)有硬件乘法器來(lái)完成乘法操作,以提高乘法速度。(2)具有特殊的總線結(jié)構(gòu)——哈佛結(jié)構(gòu)。這種結(jié)構(gòu)使DSP具有獨(dú)立的地址和數(shù)據(jù)總線,可以同時(shí)取地址和操作數(shù)。(3)流水處理。流水技術(shù)使多個(gè)不同的操作可以同時(shí)執(zhí)行,處理器內(nèi)將每條指令的執(zhí)行分為取址、解碼、執(zhí)行等階段,不同的階段并行執(zhí)行,提高了程序執(zhí)行的效率和速度。(4)高速的芯片內(nèi)存儲(chǔ)器。DSP芯片一般內(nèi)部集成有程序和數(shù)據(jù)存儲(chǔ)器,訪問(wèn)速度快,緩解總線接口的壓力,提高程序執(zhí)行的速度。DSP運(yùn)算的特點(diǎn)是尋址操作。數(shù)據(jù)尋址范圍大,結(jié)構(gòu)復(fù)雜但很有規(guī)律。例如FFT運(yùn)算,它的蝶形運(yùn)算相關(guān)節(jié)點(diǎn)從相鄰兩點(diǎn)直至跨越N/2間隔的地址范圍,每次變更都很有規(guī)律,級(jí)間按一定規(guī)律排列,雖然要運(yùn)算log2N遍,但每級(jí)的地址都可以預(yù)測(cè),也就是尋址操作很有規(guī)律而且可以預(yù)測(cè)。這就不同于一般的通用機(jī),在通用機(jī)中對(duì)數(shù)據(jù)庫(kù)的操作,具有很大的隨機(jī)性,這種隨機(jī)尋址方式不是信號(hào)處理器的強(qiáng)項(xiàng)。 無(wú)論是專用的DSP芯片或通用DSP芯片在結(jié)構(gòu)考慮上都能適應(yīng)DSP運(yùn)算的這些特點(diǎn)。而專用芯片在結(jié)構(gòu)上考慮的更加專業(yè)化,更為合理,因而有更高的運(yùn)算速度。DSP微處理器(芯片)一般具有如下主要特點(diǎn): (1)在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法; (2)程序和數(shù)據(jù)空間分開,可以同時(shí)訪問(wèn)指令和數(shù)據(jù); (3)片內(nèi)具有快速RAM,通??赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn); (4)具有低開銷或無(wú)開銷循環(huán)及跳轉(zhuǎn)的硬件支持; (5)快速的中斷處理和硬件I/O支持; (6)具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器; (7)可以并行執(zhí)行多個(gè)操作; (8)支持流水線操作,使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。DSP芯片的主要任務(wù)是面向?qū)崟r(shí)數(shù)字信號(hào)處理,強(qiáng)調(diào)處理的高速性,為此在結(jié)構(gòu)、指令系統(tǒng)、指令流程上,比普通微處理器均做了很大的改進(jìn)。目前,主流DSP芯片通常具有如下主要特點(diǎn):(1)采用哈佛結(jié)構(gòu)。DSP芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或改進(jìn)的哈佛結(jié)構(gòu),可以同時(shí)訪問(wèn)指令和數(shù)據(jù),比傳統(tǒng)處理器的馮諾伊曼結(jié)構(gòu)有更快的指令執(zhí)行速度。傳統(tǒng)的馮諾伊曼結(jié)構(gòu)是程序和數(shù)據(jù)公用一個(gè)存儲(chǔ)空間和單一的地址及數(shù)據(jù)總線,處理器要執(zhí)行任何指令時(shí),都要先從儲(chǔ)存器中出取出指令解碼,再取操作數(shù)執(zhí)行運(yùn)算。哈弗結(jié)構(gòu)是一種并行的體系結(jié)構(gòu),他的主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)空間中,即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器,每個(gè)存儲(chǔ)器獨(dú)立編址、獨(dú)立訪問(wèn)。與兩個(gè)存儲(chǔ)器相對(duì)應(yīng)的是系統(tǒng)中的4套總線:程序的數(shù)據(jù)總線與地址總線,數(shù)據(jù)的數(shù)據(jù)總線與地址總線。這種分離的數(shù)據(jù)總線和地址總線可以允許在一個(gè)機(jī)器周期內(nèi)同時(shí)獲取指令字和操作數(shù),從而提高了執(zhí)行速度,是數(shù)據(jù)的吞吐率提高了一倍。又由于程序和數(shù)據(jù)存儲(chǔ)器在兩個(gè)分開的空間中,因此取指和執(zhí)行能完全疊加。(2)采用多總線結(jié)構(gòu)。DSP芯片都采用多總線結(jié)構(gòu),可同時(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作,并由輔助寄存器自動(dòng)增減地址進(jìn)行尋址,使CPU在一個(gè)機(jī)器周期內(nèi)可多次對(duì)程序空間和數(shù)據(jù)空間進(jìn)行訪問(wèn),大大地提高了DSP的運(yùn)行速度。(3)采用流水線結(jié)構(gòu)。利用這種流水線結(jié)構(gòu),使得取指、譯碼、取數(shù)、執(zhí)行、存數(shù)等操作可以重疊進(jìn)行,平均說(shuō)來(lái)多數(shù)指令可以在一個(gè)機(jī)器周期內(nèi)完成。流水線處理器是有一系列處理電路組成,這些處理電路成為片段或部分。操作數(shù)流水經(jīng)每個(gè)片斷,即每個(gè)片段對(duì)操作數(shù)進(jìn)行部分處理,操作數(shù)經(jīng)過(guò)所有片段后才能得到最后結(jié)果。流水線操作即把一條指令分成一系列步驟來(lái)完成,不同步驟完成不同任務(wù),一條指令只有經(jīng)過(guò)所有步驟才能得到結(jié)果。這些步驟可以獨(dú)立進(jìn)行,這樣就可以實(shí)現(xiàn)多條指令在不同步驟上的重復(fù)運(yùn)行,從而加快運(yùn)行速度。流水線分為指令流水線和算術(shù)流水線。指令流水線是指取指令和執(zhí)行指令的不同階段在流水線上進(jìn)行;算術(shù)流水線是指算術(shù)操作的不同階段在流水線上進(jìn)行。DAP芯片一般采用流水線方法。由于采用了流水線技術(shù),DAP芯片可以單周期完成乘法累加運(yùn)算,大幅提高了運(yùn)算速度,減少了指令執(zhí)行的時(shí)間,從而增強(qiáng)了處理器的處理的能力。處理器可以并行處理2—4條指令,每條指令處于流水線的不同階段。(4)配有專用的硬件乘法累加器。DSP芯片都配有專用的硬件乘法累加器,可在一個(gè)周期內(nèi)完成一次乘法和一次累加操作,從而保證在單指令周期內(nèi)完成數(shù)字信號(hào)處理中用得最多的乘法累加運(yùn)算。(5)具有特殊的尋址方式和指令。為了滿足信號(hào)處理的需要,在DSP的指令系統(tǒng)中,設(shè)計(jì)了特殊的尋址方式和指令。如:循環(huán)尋址方式可以使得信號(hào)處理中常用的卷積、相關(guān)、FIR濾波等算法容易地實(shí)現(xiàn),位反轉(zhuǎn)尋址方式使得FFT算法的效率大大提高,F(xiàn)IRS和LMS指令專門用于完成系數(shù)對(duì)稱的FIR濾波器和LMS算法。(6)支持并行指令操作。某些指令如裝載和存儲(chǔ)、存儲(chǔ)和加/減、存儲(chǔ)和乘法、裝載和乘法等可以并行執(zhí)行,可以充分利用流水線特性,提高了代碼執(zhí)行效率。(7)硬件配置強(qiáng),具有較強(qiáng)的接口功能。片內(nèi)除了具有串行口、定時(shí)器、主機(jī)接口(HPI)、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等電路外,還配有中斷處理器、PLL、片內(nèi)存儲(chǔ)器、測(cè)試接口等單元電路,有的還有USB接口、模數(shù)轉(zhuǎn)換(ADC)、看門狗定時(shí)器(Watchdog)、實(shí)時(shí)時(shí)鐘(RTC)、多媒體卡控制器(MMC)等電路,可以方便地構(gòu)成一個(gè)功能完善的嵌入式DSP應(yīng)用系統(tǒng)。(8)支持多處理器結(jié)構(gòu)。為了滿足多處理器系統(tǒng)的設(shè)計(jì),許多DSP芯片都采用支持多處理器的結(jié)構(gòu)。如:TMS320C40提供了6個(gè)用于處理器間高速通信的32位專用通信接口,使處理器之間可直接對(duì)通,應(yīng)用靈活、使用方便。一些其他特殊功能的DSP芯片還具有一些專用的設(shè)計(jì)結(jié)構(gòu),這里不一一列出??傊珼SP功能上的特點(diǎn)很大程度上是針對(duì)數(shù)字信號(hào)處理算法的特點(diǎn),針對(duì)性地組成專用的結(jié)構(gòu),以滿足處理的需要。當(dāng)然,與通用微處理器相比,DSP微處理器(芯片)的其他通用功能相對(duì)較弱些。DSP運(yùn)算的基本類型是乘法和累加(MAC)運(yùn)算,對(duì)于卷積、相關(guān)、濾波和FFT基本上都是這一類運(yùn)算。這樣的運(yùn)算可以用通用機(jī)來(lái)完成,但受到其成本和結(jié)構(gòu)的限制不可能有很高的實(shí)時(shí)處理能力。 對(duì)圖像處理技術(shù)而言,由于要處理的數(shù)據(jù)量大,計(jì)算復(fù)雜,計(jì)算中間結(jié)果精度要求高,因此需要選擇合適的DSP芯片。DSP芯片的選擇應(yīng)根據(jù)實(shí)際的應(yīng)用系統(tǒng)需要而確定。一般來(lái)說(shuō),選擇DSP芯片是應(yīng)考慮如下諸多因素:(1)確定選擇定點(diǎn)或浮點(diǎn)DSP。數(shù)字信號(hào)處理算法的數(shù)據(jù)格式有定點(diǎn)和浮點(diǎn)之分,而數(shù)字信號(hào)處理系統(tǒng)采用的數(shù)據(jù)格式?jīng)Q定了他所處理信號(hào)的處理精度、動(dòng)態(tài)范圍和信噪比,且不同數(shù)據(jù)格式的易用性和開發(fā)難度也不一樣。選擇定點(diǎn)或浮點(diǎn)DSP,首先要看模數(shù)轉(zhuǎn)換時(shí)需要的比特?cái)?shù),如果圖像的每個(gè)像素小于16bit,則用16bit定點(diǎn)DSP即可;如果大于16bit。則需要用浮點(diǎn)DSP來(lái)捕捉更大的動(dòng)態(tài)范圍。其次考慮算法的復(fù)雜度和經(jīng)濟(jì)問(wèn)題。一般來(lái)說(shuō),浮點(diǎn)DSP芯片的運(yùn)算精度高,動(dòng)態(tài)范圍大,尋址空間大,指令運(yùn)算能力較強(qiáng),但功耗大、成本高、體積較大。定點(diǎn)DSP芯片的運(yùn)算精度與浮點(diǎn)DSP芯片相同(數(shù)據(jù)位數(shù)和浮點(diǎn)芯片相同的情況下),而功耗、成本、體積與浮點(diǎn)DSP芯片相比較小,且易于實(shí)現(xiàn),穩(wěn)定性好。(2)根據(jù)DSP芯片運(yùn)算速度選擇具體芯片。運(yùn)算速度是DSP芯片的一個(gè)最重要的性能指標(biāo),也是選擇DSP芯片時(shí)所需考慮的一個(gè)主要因素。DSP芯片的運(yùn)算速度一般次用DSP的指令周期、單周期的乘加次數(shù)或采用數(shù)字信號(hào)處理中的基準(zhǔn)程序,如用FFT和數(shù)字濾波等的執(zhí)行時(shí)間來(lái)測(cè)評(píng)DSP芯片的速度性能。(3)其他考慮因素。在硬件方面還應(yīng)考慮芯片的外部總線結(jié)構(gòu)、片上存儲(chǔ)器結(jié)構(gòu)、DMA功能、串行通信口和芯片間通信能力等因素,在軟件方面主要是開發(fā)軟件的功能性和時(shí)間要求等因素。目前,應(yīng)用最為廣泛的是TI(Texas Instruments)公司TMS320C6000系列的數(shù)字信號(hào)處理器,成為世界上最大的DSP芯片供應(yīng)商。TMS320C6000系列是IT公司于1997年推出的高端系列DSP。在該系列的DSP在芯片設(shè)計(jì)上,最初主要是針對(duì)多通道無(wú)線通信和有線通信的應(yīng)用領(lǐng)域,但由于其優(yōu)異的高速處理性能和出色的對(duì)外接口能力,使它也很適用于圖像處理領(lǐng)域。 TMS320C6000是基于超長(zhǎng)指令字(VLIW)結(jié)構(gòu)的通用DSP系列,具有超長(zhǎng)指令字 能力。其內(nèi)部有8個(gè)并行處理單元,8條指令組成一個(gè)指令包,一個(gè)指令包的總字長(zhǎng)為256位。它可在一個(gè)時(shí)鐘周期內(nèi)并行執(zhí)行8條指令。這種高速高性能數(shù)字信號(hào)處理器的工作頻率可達(dá)200MHz。該結(jié)構(gòu)包括定點(diǎn)的C62x、浮點(diǎn)的C67x和新的C64x。C64x和C62x代碼兼容,但結(jié)構(gòu)有顯著的加強(qiáng),其初期的工作頻率可達(dá)750MHz。C67x在C62x8個(gè)功能塊中的6個(gè)上增加了浮點(diǎn)功能,因此其指令集是不同的。將TMS320C6000系列的數(shù)字信號(hào)處理器用于圖像處理系統(tǒng)開發(fā)中,勢(shì)必使技術(shù)水平得到進(jìn)一步的提高?;贒SP的圖像處理系統(tǒng)的主要思想是利用C6000這樣具有強(qiáng)大運(yùn)算能力的DSP來(lái)滿足圖像處理技術(shù)中運(yùn)算速度和處理的實(shí)時(shí)性要求。以DSP為核心不見的圖像處理系統(tǒng)具有以下優(yōu)點(diǎn):(1)接口方便。DSP系統(tǒng)與其他以現(xiàn)代數(shù)字技術(shù)為基礎(chǔ)的系統(tǒng)或設(shè)備均互相兼容,同這樣的系統(tǒng)接口來(lái)實(shí)現(xiàn)某種功能要比模擬系統(tǒng)與這樣的系統(tǒng)接口要容易的多;(2)編程方便。DSP系統(tǒng)中的可編程DSP芯片可使設(shè)計(jì)人員在開發(fā)過(guò)程中靈活方便的對(duì)軟件進(jìn)行修改和升級(jí);(3)穩(wěn)定性好。DSP系統(tǒng)以數(shù)字處理為基礎(chǔ),受環(huán)境溫度及噪音的影響較小,可靠性高;(4)精度高。16位數(shù)字系統(tǒng)的精度可達(dá)10-5;(5)可重復(fù)性好。模擬系統(tǒng)的性能受元器件參數(shù)性能變化的影響較大,而數(shù)字系統(tǒng)基本上不受影響,因此數(shù)字系統(tǒng)便于測(cè)試、調(diào)試和大規(guī)模生產(chǎn);(6)集成方便。DSP系統(tǒng)中的數(shù)字部件有高度的規(guī)范性,便于大規(guī)模集成。圖像處理計(jì)算量大且實(shí)時(shí)性要求高,雖然DSP芯片對(duì)提高處理速度有一定的優(yōu)越性,但是對(duì)如遙感圖像等大型且重要的圖像數(shù)據(jù)卻常常不能達(dá)到實(shí)時(shí)處理,因此需要采用多個(gè)DSP并行處理方式,進(jìn)一步提高算法的運(yùn)行速度,達(dá)到真正的實(shí)時(shí)處理。目前比較采用的是雙DSP結(jié)構(gòu)。兩片DSP芯片交替進(jìn)行采集和處理工作,可以實(shí)現(xiàn)數(shù)據(jù)采集和圖像壓縮的并行操作,也可將數(shù)據(jù)緩沖區(qū)分為兩部分,同時(shí)進(jìn)行數(shù)據(jù)讀取和編碼,實(shí)現(xiàn)片內(nèi)并行操作,進(jìn)一步節(jié)省時(shí)間。 3 CCS開發(fā)環(huán)境的應(yīng)用與仿真 CCS的安裝及簡(jiǎn)介 CCS簡(jiǎn)介CCS的全稱是Code Composer Studio,它是美國(guó)德州儀器公司(Texas Instrument,TI)出品的代碼開發(fā)和調(diào)試套件。TI公司的產(chǎn)品線中有一大塊業(yè)務(wù)是數(shù)字信號(hào)處理器(DSP)和微處理器(MCU),CCS便是供用戶開發(fā)和調(diào)試DSP和MCU程序的集成開發(fā)軟件。CCS 提供了配置、建立、調(diào)試、跟蹤和分析程序的工具,它便于實(shí)時(shí)、嵌入式信號(hào)處理程序的編制和測(cè)試,它能夠加速開發(fā)進(jìn)程,提高工作效率。CCS 提供了基本的代碼生成工具,它們具有一系列的調(diào)試、分析能力。代碼生成工具奠定了CCS 所提供的開發(fā)環(huán)境的基礎(chǔ)。代碼生成工具包括:(1)C 編譯器(C piler)產(chǎn)生匯編語(yǔ)言源代碼。(2)匯編器(assembler) 把匯編語(yǔ)言源文件翻譯成機(jī)器語(yǔ)言目標(biāo)文件,機(jī)器語(yǔ)言格式為公用目標(biāo)格式(COFF)。(3)連接器(linker) 把多個(gè)目標(biāo)文件組合成單個(gè)可執(zhí)行目標(biāo)模塊。它一邊創(chuàng)建可執(zhí)行模塊,一邊完成重定位以及決定外部參考。連接器的輸入是可重定位的目標(biāo)文件和目標(biāo)庫(kù)文件,有關(guān)連接器的細(xì)節(jié)參見TMS320C54x 最優(yōu)化C 編譯器用戶指南和匯編語(yǔ)言工具用戶指南。(4)歸檔器(archiver)允許你把一組文件收集到一個(gè)歸檔文件中。歸檔器也允許你通過(guò)刪除、替換、提取或添加文件來(lái)調(diào)整庫(kù),其細(xì)節(jié)參見TMS320C54x 匯編語(yǔ)言工具用戶指南。(5)助記符到代數(shù)匯編語(yǔ)言轉(zhuǎn)換公用程序(mnimonic_to_algebricassembly translator utility)把含有助記符指令的匯編語(yǔ)言源文件轉(zhuǎn)換成含有代數(shù)指令的匯編語(yǔ)言源文件,其細(xì)節(jié)參見TMS320C54x匯編語(yǔ)言工具用戶指南。(6)運(yùn)行支持庫(kù)(run_time_support libraries) 它包括C 編譯器所支持的ANSI 標(biāo)準(zhǔn)運(yùn)行支持函數(shù)、編譯器公用程序函數(shù)、浮點(diǎn)運(yùn)算函數(shù)和C 編譯器支持的I/O 函數(shù),其細(xì)節(jié)參見TMS320C54x 最優(yōu)化C 編譯器用戶指南。(7)十六進(jìn)制轉(zhuǎn)換公用程序(hex conversion utility) 它把COFF 目標(biāo)文件轉(zhuǎn)換成TITagged、ASCIIhex、 Intel、 MotorolaS、或Tektronix 等目標(biāo)格式,可以把轉(zhuǎn)換好的文件下載到EPROM編程器中,其細(xì)節(jié)參見TMS320C54x 匯編語(yǔ)言工具用戶指南。(8)交叉引用列表器(cross_reference lister)它用目標(biāo)文件產(chǎn)生
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報(bào)告相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1