【文章內(nèi)容簡介】 15 系統(tǒng)框圖由 6 部分組成，包括：分頻、控制、倒計(jì)時(shí)、紅綠燈顯示、譯碼、譯碼顯示等模塊。 工 程設(shè)計(jì)流程框圖 圖 工程設(shè)計(jì)流程框圖 芯片的選擇 本畢業(yè)設(shè)計(jì)采用的是 Altera 公司 CycloneII 系列的 EP2C5T144芯片作為核心最小系統(tǒng)，它可以方便嵌入到實(shí)際的交通燈應(yīng)用系統(tǒng)中，可以完成簡單的邏輯控制、數(shù)據(jù)采集、信號(hào)處理、數(shù)學(xué)計(jì)算等功能。 各個(gè)模塊的設(shè)計(jì)與仿真 分頻器模塊設(shè)計(jì)（ FPQ） 由于采用的 FPGA 芯片的時(shí)鐘頻率是 50MHz，需要將其分頻為 1Hz。 16 該模塊即是實(shí)現(xiàn) 50M 的分頻，將頻率變?yōu)?1Hz 的脈沖波，從而得到周期為 1s 的脈沖波 。 其電路圖如圖 所示： 圖 分頻器電路圖 如果要真正的實(shí)現(xiàn)分頻 50M，在仿真結(jié)果圖中是很難觀察的，甚至是沒有辦法驗(yàn)證的，故在仿真過程中，將分頻的倍數(shù)變小，變?yōu)?0分頻，這樣從圖中可容易的得到并驗(yàn)證對(duì)時(shí)鐘輸入信號(hào)的 20分頻，如圖 所示， Reset 是復(fù)位信號(hào)， CLK_50MHz 是輸入時(shí)鐘頻率，CLK_1Hz 是輸出 時(shí)鐘 頻率，從圖中可以看出， 輸出頻率 CLK_1Hz 確實(shí)是輸入時(shí)鐘頻率 CLK_50MHz 的 20 分頻。 圖 分頻器仿真圖 狀態(tài)控制模塊設(shè)計(jì)（ CONTROL_STATUS） CONTROL_STATUS 模塊根據(jù)輸入 CLK_1Hz 的脈沖信號(hào)輸出不同的STATUS 值，下游的模塊依據(jù) STATUS 的值來確定紅綠燈的狀態(tài)；于此同時(shí)對(duì)倒計(jì)時(shí)信號(hào)賦初值。 其電路如圖 所示： 17 圖 狀態(tài)控制模塊電路圖 在 CONTROL_STATUS 模塊仿真圖中，輸入信號(hào) CLK 是一個(gè)頻率為1Hz 的時(shí)鐘脈沖信號(hào) ,RESET 是復(fù)位信號(hào)；輸出信號(hào) STATUS 是狀態(tài)轉(zhuǎn)換信號(hào)， 控制著下游交通信號(hào)燈顯示模塊的顯示情況； LOAD_EW、LOAD_SN 是東西、南北方向倒計(jì)時(shí)開始控制信號(hào)， DJS_EW、 DJS_SN 是東西、南北方向倒計(jì)時(shí)間信號(hào)。 其仿真結(jié)果圖如圖 所示，由圖可得， STATUS 共有 000（ S1）、 001(S2)、 010(S3)、 011(S4)、 100(S5)、101(S6)共 6 個(gè)狀態(tài)， 80s 為紅燈和左轉(zhuǎn)燈的倒計(jì)時(shí)間， 45s 為綠燈的倒計(jì)時(shí)間， 5s 是黃燈的倒計(jì)時(shí)間 ,和狀態(tài)轉(zhuǎn)換表的狀態(tài)一致 。 圖 狀態(tài)控制模塊仿真圖 交通信號(hào)燈顯示模塊設(shè)計(jì) (DISPLAY_LIGHT) 交通信號(hào)燈顯示模塊根據(jù)輸入的 STATUS 信號(hào)，輸出對(duì)應(yīng)的紅綠黃燈信號(hào)，并直接驅(qū)動(dòng)交通信號(hào)燈的亮滅。 其電路圖如圖 所示 ： 18 圖 信號(hào)燈顯示 在 DISPLAY_LIGHT 模塊程序仿真結(jié)果圖中， STATUS 為輸入信號(hào)，而它依賴于 CONTROL_STATUS 模塊產(chǎn)生的信號(hào) STATUS 信號(hào)，一種六種狀態(tài)，依次為 000（ S1）、 001(S2)、 010(S3)、 011(S4)、 100(S5)、101(S6)； EW_LRGY（ 8 位） 是東西方向上交通信號(hào)燈的狀態(tài)， SN_LRGY（ 8 位） 是南北方向上交通信號(hào)燈的狀態(tài)，依次為左轉(zhuǎn)、紅、綠、黃 ，對(duì)應(yīng)著 EW_LRGY、 SN_LRGY 的前四位，‘ 1’表示點(diǎn)亮，‘ 0’表示熄滅，后四位 均為 0，表示四個(gè)燈的陰極接負(fù)極 。 例如，在 STATUS 為 001時(shí)，對(duì)應(yīng)的是東西方向紅燈亮，南北方向綠燈亮， 仿真結(jié)果符合預(yù)期 ,完全正確。 圖 信號(hào)燈顯示仿真圖 東西方向倒計(jì)時(shí)模塊設(shè)計(jì) (EW_DJS) EW_DJS 模塊用來接收 CONTROL_STATUS 模塊的輸出并作為初值，每檢測到一個(gè) CLK 脈沖信號(hào)，就進(jìn)行減一動(dòng)作，最后把減一結(jié)果輸出。其電路圖如圖 所示 ： 19 圖 東西方向倒計(jì)時(shí)電路圖 在該模塊仿真圖中， CLK 為 1Hz 的輸入信號(hào)， LOAD_EW 為計(jì)數(shù)器的裝載信號(hào)，當(dāng)其為高電 平時(shí)，將輸入信號(hào) DJS_EW_IN 的值裝載到計(jì)數(shù)器中，并開始進(jìn)行減一操作，每遇一個(gè) CLK 脈沖，進(jìn)行一次減一操作，并將結(jié)果輸出 ，由于輸入的時(shí)鐘頻率是 1Hz，所以顯示的時(shí)間間隔是1s，與現(xiàn)實(shí)生活中的時(shí)間保持一致 。 其仿真結(jié)果如圖 所示，由圖可得，該模塊首先將 80 秒的倒計(jì)時(shí)信號(hào)裝載進(jìn)去，并進(jìn)行減一操作。 圖 東西方向倒計(jì)時(shí)仿真圖 南北方向倒計(jì)時(shí)模塊設(shè)計(jì) (SN_DJS) SN_DJS 模塊用來接收 CONTROL_STATUS 模塊的輸出并作為初值，每檢測到一個(gè) CLK 脈沖信號(hào)，就進(jìn)行減一動(dòng)作 ，最后把減一結(jié)果輸出。其電路圖如圖 所示： 20 圖 南北方向倒計(jì)時(shí)電路圖 在該模塊仿真圖中， CLK 為 1Hz 的輸入信號(hào)， LOAD_SN 為計(jì)數(shù)器的裝載信號(hào)，當(dāng)其為高電平時(shí)，將輸入信號(hào) DJS_SN_IN 的值裝載到計(jì)數(shù)器中，并開始進(jìn)行減一操作，每遇一個(gè) CLK 脈沖，進(jìn)行一次減一操作，并將結(jié)果輸出 ，由于輸入的時(shí)鐘頻率是 1Hz，所以顯示的時(shí)間間隔是1s，與現(xiàn)實(shí)生活中的時(shí)間保持一致 。其仿真結(jié)果如圖 所示，由圖可得，該模塊將 45 秒的倒計(jì)時(shí)信號(hào)裝載進(jìn)去，并進(jìn)行減一操作 。 圖 東西方向倒計(jì)時(shí)仿真圖 譯碼模塊設(shè)計(jì) (TO_8421_BCD) TO_8421_BCD 模塊程序用來將輸入的兩位倒計(jì)時(shí)數(shù)值，分解成兩個(gè)整形數(shù)值，以此供后面的譯碼顯示模塊 DISPLAY_SMG 譯碼顯示。 其電路如圖 所示 ： 21 圖 譯碼模塊電路圖 在譯碼程序 TO_8421_BCD 模塊仿真圖中， DJS_EW_OUT,DJS_SN_OUT為上一倒計(jì)時(shí)模塊的輸出信號(hào)，其范圍在 0～ 80，所有倒計(jì)時(shí)的范圍都包含其內(nèi)； DJS_EW_OUT_SW,DJS_EW_OUT_GW,DJS_SN_OUT_SW,DJS_SN _OUT_GW 為輸出信號(hào)，其范圍為 0～ 9，代表了 各個(gè) 方向的倒計(jì)時(shí)的十位和個(gè)位，且數(shù)碼管所有顯示數(shù)字的范圍均在其內(nèi)。 例如 圖中DJS_EW_OUT 的 值 不 斷 變 化 ， 相 應(yīng) 的 依 次 將 其 分 解 為 十 位（ DJS_EW_OUT_SW） 和個(gè)位 （ DJS_EW_OUT_GW） ， 并依次遞減， 仿真結(jié)果符合預(yù)期，完全正確。 仿真結(jié)果如圖 所示： 圖 譯碼仿真結(jié)果圖 譯碼顯示模塊設(shè)計(jì)（ DISPLAY_SMG） 譯碼顯示模塊 DISPLAY_SMG 將上一模塊 TO_8421_BCD 輸出的四個(gè)一位數(shù)譯碼成相對(duì)應(yīng)的七位數(shù)碼管段碼 ，完成倒計(jì)時(shí)的譯碼和顯示。 22 其電路如圖 所示 ： 圖 譯碼顯示電路圖 在 DISPLAY_SMG譯碼顯示模塊仿真圖中， DJS_EW_OUT_SW,DJS_EW _OUT_GW,DJS_SN_OUT_SW,DJS_SN_OUT_GW 是 四位的 輸入信號(hào)，也是上一模塊 TO_8421_BCD 的輸出信號(hào)，它們的范圍為數(shù)字 0～ 9，DJS_EW_OUT_SW1,DJS_EW_OUT_GW1,DJS_SN_OUT_SW1,DJS_SN_OUT_GW1對(duì)應(yīng)的 是相應(yīng)的 七位數(shù)碼管顯示段碼的值。圖中輸出信號(hào)的值隨著輸入信 號(hào)的變化而相應(yīng)的變化 ，例如 DJS_EW_OUT_SW 為 7,DJS_EW_OUT_ GW 為 5 時(shí)， DJS_EW_OUT_SW1 為 00000111（ a、 b、 c、 d、 e、 f、 g 依次對(duì)應(yīng)著 1110000，最高位的 0 表示是數(shù)碼管的類型是共陰的） ,表示數(shù)碼管顯示 7,DJS_EW_OUT_GW1 為 01101101，表示數(shù)碼管顯示 5。仿真完全正確，符合預(yù)期。 其仿真結(jié)果如圖 所示： 圖 譯碼顯示仿真圖 23 頂層文件設(shè)計(jì)模塊（ DCSJ） 頂層設(shè)計(jì)采用 VHDL 語言描述方式實(shí)現(xiàn)，并在工程文件仿真過后通過工 具菜單自動(dòng)生成原理圖文件，從而是設(shè)計(jì)原理更加清晰明朗。 在頂層設(shè)計(jì) VHDL 描述中，共包含 7 個(gè)元件，分別是： 分頻器模塊（ FPQ）， 狀態(tài)控制模塊（ CONTROL_STATUS）， 交通信號(hào)燈顯示模塊 (DISPLAY_LIGHT)， 東西方向倒計(jì)時(shí)模塊設(shè)計(jì) (EW_DJS)，5 、 南 北 方 向 倒 計(jì) 時(shí) 模 塊 設(shè) 計(jì) (SN_DJS) ， 6 、譯碼模塊設(shè)計(jì)(TO_8421_BCD)， 譯碼顯示模塊設(shè)計(jì)（ DISPLAY_SMG）。這 7 個(gè)模塊經(jīng)過程序設(shè)計(jì)、編譯仿真，結(jié)果均能夠達(dá)到設(shè)計(jì)要求。最后在頂層設(shè)計(jì)中，通過元件例化語句將 這 7 個(gè)模塊連接起來，通過 RTL 電路觀察器生成頂層設(shè)計(jì)原理圖 如 圖所示： 24 圖 頂層設(shè)計(jì)原理圖 25 在頂層設(shè)計(jì)中， RESET 是復(fù)位信號(hào)，輸入的時(shí)鐘頻率 CLK 是 50MHz，經(jīng)過分頻 50M 的分頻器（ FPQ）后，變?yōu)轭l率為 1Hz 的時(shí)鐘信號(hào)，周期為 1s，用此時(shí)鐘信號(hào)來控制整個(gè)系統(tǒng)的步調(diào)，與現(xiàn)實(shí)生活中交通燈的步調(diào)保持一致。 EW_LRGY、 SN_LRGY 分別為東西和 南北方向上交通信號(hào)燈的狀態(tài) ， EW_DJS_DISPLAY、 SN_DJS_DISPLAY 為 東西 和南北方向紅綠燈倒計(jì)時(shí)間 。 另外，所有的數(shù)碼管和二極管均 為共陰極顯示。例如，在 EW_LRGY 為 01000000（即東西方向紅燈亮）、 SN_LRGY 為10000000（即南北方向左轉(zhuǎn)燈亮）時(shí)， EW_DJS_DISPLAY 的前八位表示倒計(jì)時(shí)的十位，后八位表示倒計(jì)時(shí)的個(gè)位；圖中 EW_DJS_DISPLAY的前八位都是 00000111 表示 7，后八位 01111101 表示 6，后八位01101101 表示 5，后八位 01100110 表示 4； SN_DJS_DISPLAY 的前八位是 01001111 表示 3，后八位 01011011 表示 2，后八位 00000110 表示 1，后八位 00111111 表示 0，以上表明紅綠燈和倒計(jì)時(shí)時(shí)間顯示符合預(yù)期，完全正確。 仿真結(jié)果如圖 所示： 圖 頂層文件波形仿真結(jié)果圖 26 結(jié) 論 利用網(wǎng)絡(luò)和圖書館的有效資源，搜集并下載了大量的關(guān)于用 FPGA做交通燈設(shè)計(jì)的資料；然后精心閱讀，在王老師的指導(dǎo)督促下，并和周圍同學(xué)進(jìn)行有效學(xué)習(xí)和溝通，最終確定了自己的設(shè)計(jì)方案；最后按照既定的設(shè)計(jì)方案，通過努力有步驟的實(shí)現(xiàn)了最終的畢業(yè)設(shè)計(jì)，實(shí)現(xiàn)了交通燈、倒計(jì)時(shí)器按預(yù)定 狀態(tài)表 運(yùn)行，并指揮交通。 通過此次畢業(yè)設(shè)計(jì)，讓我加深了 FPGA 的理解，更加熟練了 VHDL語言，同時(shí)，我深 深體會(huì)到了通過 FPGA 設(shè)計(jì)數(shù)字電路的方便、簡潔的特點(diǎn)，這讓我相信未來數(shù)字電路的應(yīng)用必將更加廣泛。另外，我還體會(huì)到：從事開發(fā)設(shè)計(jì)工作，一定要保持個(gè)勤奮、踏實(shí)、嚴(yán)謹(jǐn)?shù)墓ぷ鲬B(tài)度，這樣才能更好的完成工作。最后，我覺得在交通燈控制系統(tǒng)設(shè)計(jì)中還可以增加一些實(shí)用功能，如： 針對(duì)弱視或色盲人群進(jìn)行聲音提示； 在遇到突發(fā)狀況時(shí)，可以將紅綠燈改為緊急模式控制； 當(dāng)有 11 120 等特種車輛通過時(shí)，系統(tǒng)可轉(zhuǎn)為特種車放行，其他車輛禁行。 27 參考文獻(xiàn) [1]潘松 ,黃繼業(yè) .EDA 技術(shù)實(shí)用教程 (第三版 ).北京 :科學(xué)出版社 , [2]閻石 .數(shù)字電子技術(shù)基礎(chǔ) (第五版 ).北京 :高等教育出版社 , [3]劉江海 ,涂傳威 ,陳瑋 .EDA 技術(shù)課程設(shè)計(jì) .武漢 :華中科技大學(xué)出版社 , [4]譚會(huì)生 ,瞿遂春 .EDA 技術(shù)綜合應(yīng)用實(shí)例與分析 .西安 :西安電子科技大學(xué)出版社 ,2021 [5]甘歷 .VHDL 應(yīng)用與開發(fā)實(shí)踐 .北京 :科學(xué)出版社 , [6]林明權(quán) ,馬維旻 . VHDL 數(shù)字控制系統(tǒng)設(shè)計(jì)范例 .北京 :電子工業(yè)出版社 , [7]童詩白 ,華成英 .模擬電子技術(shù)基礎(chǔ) (第四版 ).北京 :高等教育出版社 , [8]夏路易 .基于 EDA 的電子技術(shù)課程設(shè)計(jì) .北京 :電子工業(yè)出版社 , [9]王金明 ,周順 .數(shù)字系統(tǒng)設(shè)計(jì)與 :電子工業(yè)出版社 , [10]朱運(yùn)航 ,陳貴銀 ,周永東 .EDA 技術(shù)基礎(chǔ) .武漢 :華中科技大學(xué)出版社 , [11]曹昕燕 ,周鳳臣 ,聶春燕 .EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì) .北