【文章內(nèi)容簡(jiǎn)介】 ty mux21 is port(a,b,s:in std_logic。y:out std_logic)。end mux21。architecture behave of mux21 is begin process(a,b,s)begin if s=39。039。 then yclkk1:= not clkk1。use 。use 。entity color8 is port(clk,rst :in std_logic。q:out std_logic_vector(7 downto 0))。end。architecture a of color8 is signal s:std_logic_vector(4 downto 0)。begin process(s,clk)begin if rst=39。139。 then ssqqqqqqqqqqqqwhen “01100”=qqqqqqqqqqqqqqqqqqnull。end case。end if。end process。end。library ieee。use 。use 。entity balucaideng is port(clk,s,rst:in std_logic。q:out std_logic_vector(7 downto 0))。end。architecture one of balucaideng issignal h0,h1:std_logic。ponent fenpin2port(clk:in std_logic。clkk:out std_logic)。end ponent。ponent mux21 port(a,b,s:in std_logic。y:out std_logic)。end ponent。ponent color8 port(clk,rst :in std_logic。q:out std_logic_vector(7 downto 0))。end ponent。begin u1: fenpin2 port map(clk=clk，clkk=h0)。u2: mux21 port map(a=h0，b=clk，s=s。y=h1)。u3: color8 port map(clk=h1，rst=rst，q=q)。end。波形圖：六、實(shí)驗(yàn)總結(jié)第四篇：彩燈控制器eda課程設(shè)計(jì)（定稿）目錄..............................................................3 .........................................................5 EDA技術(shù)介紹..................................................5 ..................................................5 3 Quartus II介紹..................................................8 Quartus II軟件介紹..........................................8 Quartus II軟件界面介紹......................................9 代碼輸入界面..............................................9 編譯界面..................................................9 波形仿真界面.............................................10 4 系統(tǒng)設(shè)計(jì).........................................................12 設(shè)計(jì)過(guò)程.....................................................12 設(shè)計(jì)內(nèi)容及要求...........................................12 輸入與輸出說(shuō)明...........................................12 設(shè)計(jì)過(guò)程思路分析.........................................12 程序分析及仿真...............................................13 .........................................13 顯示電路模塊...........................................14 發(fā)聲電路模塊...........................................17 程序仿真圖...................................................17 5 下載.............................................................19 芯片選定.....................................................19 .....................................................19 程序下載.....................................................20 結(jié)果顯示.....................................................20課程設(shè)計(jì)說(shuō)明書(shū) 設(shè)計(jì)總結(jié).........................................................22 參考文獻(xiàn)...........................................................23 附錄：源代碼程序...................................................24課程設(shè)計(jì)說(shuō)明書(shū)伴隨著計(jì)算機(jī)、集成電路和電子設(shè)計(jì)技術(shù)的發(fā)展，當(dāng)今社會(huì)是數(shù)字化的社會(huì)，也是數(shù)字集成電路廣泛應(yīng)用的社會(huì)，數(shù)字本身在不斷的進(jìn)行更新?lián)Q代。它由早起的電子管、晶體管、小中規(guī)模集成電路發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專(zhuān)用集成電路。EDA技術(shù)在過(guò)去的幾十年里取得了巨大的進(jìn)步。EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件便可完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。如今，EDA軟件工具已經(jīng)成為電子信息類(lèi)產(chǎn)品的支柱產(chǎn)業(yè)。從高性能的微處理器、數(shù)字信號(hào)處理器一直到彩電、音響和電子玩具電路等，EDA技術(shù)不單是應(yīng)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試，而且也在P哪的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、朋比的制作過(guò)程等有重要作用?？梢哉f(shuō)電子EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（Top to Down）和基于庫(kù)（LibraryBased）的設(shè)計(jì)的特點(diǎn)。因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實(shí)現(xiàn)可編程的專(zhuān)用集成電路（ASIC）的設(shè)計(jì)。而EDA技術(shù)就是以微電子技術(shù)為物理層面，現(xiàn)代電子設(shè)計(jì)為靈魂，計(jì)算機(jī)軟件技術(shù)為手段，最終形成集成電子系統(tǒng)或?qū)Ｓ眉呻娐稟SIC為目的的一門(mén)新興技術(shù)。VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language, 翻譯成中文就是超高速集成電路硬件描述語(yǔ)言，誕生于1982年。1987年底，VHDL被美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有專(zhuān)家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語(yǔ)言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì)ASIC。隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)課程設(shè)計(jì)說(shuō)明書(shū)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設(shè)計(jì)人員帶來(lái)了諸多方便。利用它進(jìn)行產(chǎn)品開(kāi)發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識(shí)產(chǎn)權(quán)。利用VHDL語(yǔ)言設(shè)計(jì)彩燈控制器設(shè)計(jì)，使其實(shí)現(xiàn)彩燈控制器變形，發(fā)聲等功能，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易讀性等優(yōu)點(diǎn)。此程序通過(guò)下載到特定芯片后，可應(yīng)用于實(shí)際的控制器系統(tǒng)中。本文基于FPGA開(kāi)發(fā)系統(tǒng)，在QuartusII ，完成了自動(dòng)售貨機(jī)控制器的設(shè)計(jì)和與仿真，并下載到試驗(yàn)箱進(jìn)行硬件實(shí)現(xiàn)。首先，本文介紹了QuartusII ，采用VHDL 硬件描述語(yǔ)言描述自動(dòng)售貨機(jī)控制器，完成對(duì)電路的功能仿真；在設(shè)計(jì)過(guò)程中，重點(diǎn)探討了彩燈控制器設(shè)計(jì)的設(shè)計(jì)思路和功能模塊劃分；然后，初步探討了電路邏輯綜合的原理，該軟件對(duì)彩燈控制器設(shè)計(jì)電路進(jìn)行了邏輯綜合；最后，使用EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)進(jìn)行電路的下載和驗(yàn)證，驗(yàn)證結(jié)果表明設(shè)計(jì)的彩燈控制器設(shè)計(jì)完成了預(yù)期的功能。課程設(shè)計(jì)說(shuō)明書(shū)EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）縮寫(xiě)，是90年代初從CAD（計(jì)算機(jī)輔助設(shè)計(jì)）、CAM（計(jì)算機(jī)輔助制造）、CAT（計(jì)算機(jī)輔助測(cè)試）和CAE（計(jì)算機(jī)輔助工程）的概念發(fā)展而來(lái)的。EDA技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語(yǔ)言HDL（Hardware Description language）完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局布線、仿真以及對(duì)于特定目標(biāo)芯片的適配編譯和編程下載等工作。EDA技術(shù)（即Electronic Design Automation技術(shù)）就是依賴(lài)強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware DdscriptionLangurage）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。它在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)、ASIC測(cè)試和封裝、FPGA(GieldPeogrammable Gate Array)/CPLD(Complex Programmable Logic Device)編程下載和自動(dòng)測(cè)試等技術(shù)；在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì)(CAD)，計(jì)算機(jī)輔助制造（CAM），計(jì)算機(jī)輔助測(cè)試（CAT），計(jì)算機(jī)輔助工程（CAE）技術(shù)以及多種計(jì)算機(jī)語(yǔ)言的設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等。硬件描述語(yǔ)言HDL是EDA技術(shù)的重要組成部分，常見(jiàn)的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、System Verilog和SystemC。其中VHDL、Verilog和現(xiàn)在的EDA設(shè)計(jì)中使用最多，并且我們學(xué)習(xí)的是VHDL的編程方法和實(shí)用技術(shù)。VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language,由IEEE（The Institute of Electrical and Electronics Engineets）進(jìn)一步發(fā)展，并在1987年作為“IEEE標(biāo)準(zhǔn)1076”公布。從此VHDL成為硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。VHDL技術(shù)與傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)相比之下有很大的優(yōu)勢(shì)，主要表現(xiàn)在： 第一，VHDL語(yǔ)言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建 模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。第二，VHDL具有也具體硬件電路武官和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電 路行為描述和系統(tǒng)描述的能力，課程設(shè)計(jì)說(shuō)明書(shū)并在語(yǔ)言易讀性和層次化，結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。當(dāng)今社會(huì)是數(shù)字化的社會(huì)，也是