運算器數(shù)據(jù)通路實驗報告(編輯修改稿)
2024-10-25 03:23 本頁面
【文章內(nèi)容簡介】 的數(shù)據(jù)輸出信號，十六進制輸出。ar:ar[7]~ ar[0]，地址寄存器AR的輸出結(jié)果，十六進制輸出。pc:pc [7]~ pc [0]，地址計數(shù)器PC的輸出結(jié)果，十六進制輸出。仿真波形以在01H單元中寫入05H、02H單元中寫入0AH并進行【（A加B）減（非A與B）加B】為例：1)初始狀態(tài):bus_sel=11111,alu_sel=00000,ld_reg=00000,pc_sel=100,we_rd=00,k=00H,總線上無數(shù)據(jù)，呈高阻態(tài)。2)讀取01H單元的05A：① 置數(shù)法PC=01H：bus_sel=01111,pc_sel=101 ② PCAR：bus_sel=11110，ld_reg=00001 ③ 讀01H單元的數(shù)據(jù)放入R1中：bus_sel=11111，ld_reg=10000，we_rd=01 3)讀取02H單元的0AH：① PC+1，PCAR：bus_sel=11110,ld_reg=00001,pc_sel=111 ② 讀01H單元的數(shù)據(jù)放入R2中：bus_sel=11111，ld_reg=01000，we_rd=01 4)將地址加到03H :bus_sel=11110，ld_reg=00001，pc_sel=111 5)驗證數(shù)據(jù)并運算： bus_sel=11101 ① 讀取R1中的數(shù)據(jù)：alu_sel=010000，得到R1=05H ② 讀取R2中的數(shù)據(jù)：alu_sel=101010，得到R2=0AH ③ 計算（A加B）結(jié)果存于R4中：alu_sel=011001，ld_reg=00100，結(jié)果為0FH ④ 計算（非A與B）結(jié)果存于03H單元中：alu_sel=100010，we_rd=10，結(jié)果為0AH ⑤ 計算（（A加B）加B）結(jié)果存于04H單元中：l R4R1：bus_sel=10111，ld_reg=10000 l PC+1，PCAR：bus_sel=11110,ld_reg=00001,pc_sel=111 l 計算（（A加B）加B）結(jié)果存于04H單元中：bus_sel=11101，alu_sel=011001，we_rd=10 ⑥ 計算（（（A加B）加B）減（非A與B））結(jié)果存于05H中：l（（A加B）加B）R1：bus_sel=11111，ld_reg=10000，we_rd=01 l（非A與B）R2：216。 PC=03H：k=03H，bus_sel=01111，pc_sel=101 216。 PCAR：bus_sel=11110，ld_reg=00001 216。（非A與B）R2：bus_sel=11111，ld_reg=01000，we_rd=01 l PC=05H：216。 PC=05H：k=03H，bus_sel=01111，pc_sel=101 216。 PCAR：bus_sel=11110，ld_reg=00001 ll（（（A加B）加B）減（非A與B））結(jié)果存于05H中：bus_sel=11101，alu_sel=000110，we_rd=10 最后結(jié)果為0FH。結(jié)論：本實驗的設(shè)計能結(jié)合了運算器和存儲器，能實現(xiàn)在mif文件中進行初始化，將固定地址單元中存儲的數(shù)據(jù)讀取到運算器中進行（（（A加B）加B）減（非A與B））的運算并將結(jié)果存于指定的內(nèi)存單元中，與實驗要求一致，故電路設(shè)計正確。二、實驗日志預習疑問解答：１．通路是干嘛的？在數(shù)字系統(tǒng)中,．通路如何實現(xiàn)其功能？在這次的實驗中,數(shù)據(jù)通路主要是由運算器部分和存儲器部分組成的,通過運算器的運算結(jié)合存儲器在mif文件的中的操作進行數(shù)據(jù)的傳輸與存儲,３．書上的存儲器部分總線開關(guān)接在高電平上，是不是錯了？ 事實證明沒有接錯．思考題：1． 畫數(shù)據(jù)通路電路圖時，如何連結(jié)單一總線？ 如圖:ALU模塊的sw_bus依然連接bus_sel,． 如何統(tǒng)一兩個模塊的總線輸入端k[7..0]及inputd[7..0]？答:如圖: 輸入放在運算器部分,存儲器部分無輸入,存儲器部分的數(shù)據(jù)要么來自總線傳輸,：。直接生成該工程的符號文件，連接起來，但是仿真有問題。幾乎是在每一次和總線交換數(shù)據(jù)的時候都得不到正確的值。下面是解決的過程：我懷疑是兩個模塊之間通過總線傳輸?shù)臄?shù)據(jù)沒有傳輸成功，于是把alu模塊的d引了一個輸出端口d_alu，從ram模塊的d引出了一個輸出端口d_ram，在仿真波形圖上，然后就可以看到了數(shù)據(jù)到達總線上了，而且這個時候d的值也能看到了，只是后面的最后一個讀操作出來的數(shù)據(jù)不對，本來應該是寫進去的07，但現(xiàn)在是17，再仿真就會變成別的數(shù)據(jù)。，我以為存儲器部分的sw_bus連在高電平上是錯的,然后又連到了bus_sel[4],所以得到了上一個部分的仿真結(jié)果,后來不研究了一下那個高電平,發(fā)現(xiàn)是用來處理單一總線問題的,就改成了與書上一樣的圖,我以為上面出現(xiàn)的錯誤結(jié)果和這個有關(guān),改了之后波形圖有變化,但是,:問題解決了~原因是周期太短，計算結(jié)果還來不及存入到內(nèi)存單元中，把寫入內(nèi)存的時間周期延長一個周期結(jié)果就出來了。電路本身沒有問題。實驗心得：這次實驗是基于前兩次實驗的成果而成的綜合，之前沒有發(fā)現(xiàn)驗收成果后模塊中還存在什么問題，把兩個模塊一拼在一起，問題就出來了，而且不止我一個人出現(xiàn)這樣的狀況，一直沒弄明白這是為什么，后來經(jīng)過反反復復的仿真和觀察，終于找出了問題的原因，并順利解決了。這一次又學到了許多東西。第四篇：傳媒數(shù)據(jù)通路實驗報告1號實驗四數(shù)據(jù)通路實驗一、實驗目的理解總線的概念、作用和特性。掌握用總線控制數(shù)據(jù)傳送的方法。進一步熟
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1