【文章內(nèi)容簡(jiǎn)介】 色彩原理 圖 色彩原理 圖 Fig. Color theory RGB 色彩模式是工業(yè)界的一種顏色標(biāo)準(zhǔn)，是通過(guò)對(duì)紅（ R）、綠（ G）、藍(lán)（ B）三顏色通道的變化以及它們互相之間的疊加來(lái)得到各式各樣的顏色的， RGB 即是代表紅、綠藍(lán)三個(gè)通道顏色即人們常說(shuō)的三原色（如上圖所示），通過(guò)三種基本顏色亮度值從 0~255 不同產(chǎn)生出其他各種顏色，這種顏色模式叫加色模式。為什么叫加色模式呢？ 舉個(gè)例子，通常使用的電視屏幕和電腦屏幕上的顯示就是這樣的模式，在沒(méi)有圖象是，屏幕是黑的，若 R、 G、 B 三色亮度 都為 255 時(shí)混合疊加打在屏幕上時(shí)則顯示成白色，就是加起來(lái)是白色的意思，叫加色模式。這個(gè)標(biāo)準(zhǔn)幾乎包含了人類視力所能感知的所有顏色，是目前運(yùn)用最廣泛的顏色系統(tǒng)之一。 而與我們電腦相關(guān)的地方，就是目前的顯示器大都采用了 RGB 顏色標(biāo)準(zhǔn)，這就是為什么它對(duì)我們來(lái)說(shuō)這么重要了。 在顯示器上，是通過(guò)電子槍打在屏幕的紅、綠、藍(lán)三色發(fā)光極上來(lái)產(chǎn)生色彩的，目前的電腦一般都能顯示 32 為顏色，約有一百萬(wàn)鐘以上的顏色。如果說(shuō)它所顯示的顏色還不能完全吻合自然界的某鐘色彩的話，那幾乎是我們?nèi)庋鬯荒芊直娉鰜?lái)的了。 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 11 在本設(shè)計(jì) 中由于硬件的限制，未采用 D/A 處理器，而是采用電阻來(lái)連接，所以不能通過(guò)調(diào)節(jié)沒(méi)個(gè)顏色的亮度來(lái)調(diào)節(jié) VGA 的顏色，所以只能顯示 8 種顏色，這也是整個(gè)設(shè)計(jì)的一個(gè)缺憾，是一個(gè)需要改進(jìn)的地方。 顯像原理 圖 基本時(shí)序圖 Fig. Basic timing plans VGA 顯示圖象原理：常見(jiàn)的彩色顯示器，一般由 CRT（陰極射線管）構(gòu)成。彩色是由 R、 G、 B（紅： RED 綠： GREEN 藍(lán)： BLUE）三基色組成。顯示是用逐行掃描的方式解決，陰極射線槍發(fā)生出電子束打在涂有熒光粉的屏幕上，產(chǎn)生 R、 G、 B 三 基色，合成一個(gè)彩色像素。掃描從屏幕的左上 放開(kāi)始，從左到右，從上到下，進(jìn)行掃描， 每 掃完一行，電子束回到屏幕的左下一行的起始位置，在這期間， CRT 對(duì)電子束進(jìn)行消隱，每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行行同步；掃描完所有行，用場(chǎng)同步信號(hào)進(jìn)行場(chǎng)同步，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場(chǎng)消隱，預(yù)備下一場(chǎng)掃描。 顯示控制模塊 顯示控制模塊是 VGA 系統(tǒng)的關(guān)鍵，因?yàn)樗鼘⑤敵鲂型健?chǎng)同步，以及三基色信號(hào)，并且送往顯示器。對(duì)于這五個(gè)信號(hào)的時(shí)序驅(qū)動(dòng)，必須嚴(yán)格遵守 “VGA工業(yè)標(biāo)準(zhǔn) ” [4]，否則會(huì)損害 VGA 顯示器。 普通的 VGA 顯示器，其引出線共含 5 個(gè) 信號(hào)： R、 G、 B：三基色信號(hào) HS：行同步信號(hào) VS：場(chǎng)同步信號(hào) VGA 工業(yè)標(biāo)準(zhǔn)是 640*480*60HZ VGA 工業(yè)標(biāo)準(zhǔn)要求的頻率： 時(shí)鐘頻率： （像素輸出的頻率） 行頻： 31496HZ 場(chǎng)頻： （每秒圖象刷新頻率） VGA 工業(yè)標(biāo)準(zhǔn)模式要求：行同步、場(chǎng)同步都為負(fù)極性，即同步頭脈沖要求吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 12 是負(fù)脈沖 VGA 部分的設(shè)計(jì)分為兩個(gè) 階段，第一階段是 VGA 彩條顯示 [6]，這一步分很容易實(shí)現(xiàn)，只要在有效顯示區(qū)域內(nèi)規(guī)定幾個(gè)范圍沒(méi)個(gè)范圍顯示不同的顏色即可，彩條顯示的延伸：可以實(shí)現(xiàn)橫彩條顯示，豎彩條顯示以及棋盤(pán)格的顯示。 第二階段是要實(shí)現(xiàn)字符的顯示，這部分相對(duì)比較復(fù)雜，我用了很長(zhǎng)時(shí)間才完成，下文就是介紹字符顯示的實(shí)現(xiàn)。 VGA 顯示 模塊 的進(jìn)階： VGA 模塊 到后期可以實(shí)現(xiàn)圖象顯示，和視頻顯示，但這部分 FPGA 本身的容量是不夠用的，需要外掛存儲(chǔ)器來(lái)完成。由于時(shí)間關(guān)系這部分沒(méi)有實(shí)現(xiàn)目前只是完成了任意字符的顯示。 對(duì)于 VGA 顯 示部分，首先是基本時(shí)序的完成。 按照 VGA（ 640*480*60HZ）的工業(yè)標(biāo)準(zhǔn)來(lái)完成程序的編寫(xiě)，其設(shè)計(jì)思路如下： 本程序在完成行同步信號(hào)，場(chǎng)同步信號(hào)均使用計(jì)數(shù)器來(lái)完成，設(shè)置兩個(gè)計(jì)數(shù)器 ,行計(jì)數(shù)器 hctr（ 0793） ,場(chǎng)計(jì)數(shù)器 vctr（ 0524）， 行周期為 ，每顯示行包括 800 點(diǎn)，其中 640 點(diǎn)為有效顯示區(qū)， 160 點(diǎn)為行消隱期（非顯示區(qū)）。行同步信號(hào) HS 每行有一個(gè)脈沖，行消隱期包括行同步時(shí)間，行消隱前肩和行消隱后肩，共 160 個(gè)點(diǎn)時(shí)鐘。其中行消隱前肩和行消隱后肩為同步時(shí)間與有效 顯示區(qū)之間的緩沖。 首先 hctr 計(jì)數(shù)器開(kāi)始計(jì)數(shù)，每當(dāng)系統(tǒng)時(shí)鐘（ CLK25HZ）上升沿來(lái)臨時(shí)計(jì)數(shù)器值加一，當(dāng)計(jì)數(shù)器值大于 663 小于 757 時(shí) ,同步時(shí)間信 號(hào) hsync_int 變?yōu)?0，其余時(shí)間為 1，實(shí)現(xiàn)了同步時(shí)間后要考慮同步時(shí)間與有效顯示區(qū)之間的緩沖即行消隱前肩跟行消隱后肩，對(duì)于緩沖區(qū)的實(shí)現(xiàn)同樣使用了計(jì)數(shù)器，當(dāng)計(jì)數(shù)器 hctr 大于639 時(shí)，緩沖信號(hào) blank 為 0，同步時(shí)間信 hsync_int 與緩沖信號(hào) blank 相于即實(shí)現(xiàn)了行同步信號(hào) HS。 場(chǎng)周期為 ，每場(chǎng)有 525 行，其中 480 行為有效 顯示行， 45 行為場(chǎng)消隱期。場(chǎng)同步信號(hào) VS 每場(chǎng)有一個(gè)脈沖，場(chǎng)消隱期包括場(chǎng)同步信號(hào)，場(chǎng)消隱前肩，場(chǎng)消隱后肩共 45 行 場(chǎng)計(jì)數(shù)器 vctr 開(kāi)始計(jì)數(shù)，每當(dāng)行計(jì)數(shù)器完成一次計(jì)數(shù)后，場(chǎng)計(jì)數(shù)器加一，場(chǎng)同步信號(hào) VS 的實(shí)現(xiàn)與行同步信號(hào)的設(shè)計(jì)方法基本相同，行同步時(shí)間為當(dāng)場(chǎng)計(jì)數(shù)器 vctr 大于 499 小于 502 時(shí)為 0，緩沖區(qū) blank 當(dāng)計(jì)數(shù)器 vctr 大于 479 時(shí)為 0。 完成了行同步信號(hào)和場(chǎng)同步信號(hào)后接下來(lái)要實(shí)現(xiàn)的是字符顯示的部分，即R、 G、 B 三基色的輸出。這個(gè)問(wèn)題首先要考慮到的是要接收 PS2 鍵盤(pán)當(dāng)前發(fā)送按鍵的 acsii 值和已經(jīng)輸入過(guò)的 acsii 值在屏幕上顯示問(wèn)題，因?yàn)榧纫@示當(dāng)前的數(shù)據(jù)，又要顯示以前的數(shù)據(jù)，所以就要用到緩存設(shè)備，而這個(gè)緩存設(shè)備既要接收PS2 鍵盤(pán)的數(shù)據(jù)寫(xiě)入有要支持 VGA 模塊讀取 數(shù)據(jù)，因此我選擇了雙口 RAM，在VGA 模塊中暫不考慮 RAM 的寫(xiě)入，僅考慮數(shù)據(jù)的讀出即可，在 RAM 中使用計(jì)吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 13 數(shù)器嵌套構(gòu)建了一個(gè) VGA 顯示的區(qū)域，每個(gè)字符顯示的像素是固定的 8*12（由使用的字符庫(kù)決定）每個(gè)字符顯示的寬度是 8，每行有 640 個(gè)有效顯示點(diǎn)，所以每行可以顯示 80 個(gè)字符，字符的高度是 12， VGA 顯示器每列有 480 個(gè)有效顯示行，所以 每列可以顯示 40 個(gè)字符。所以 VGA 實(shí)際顯示的像素是 60*40。 RAM的讀地址就是由這一系列嵌套的計(jì)數(shù)器得來(lái)，系統(tǒng)讀出 ASICII 碼后，經(jīng)過(guò)一個(gè)地址的影射，影射到存有標(biāo)準(zhǔn)字符庫(kù)的 ROM 中，每個(gè) ASICII 碼都有對(duì)應(yīng)顯示狀態(tài)，計(jì)算機(jī)字符顯示分為編碼和字符庫(kù)，字符庫(kù)以表格的形式存放每個(gè)字符，每個(gè)字符由 m*n 個(gè)像素組成，占據(jù)存儲(chǔ)空間的地址就是 m*n/8。每個(gè)字符編碼一一對(duì)應(yīng)到字符庫(kù)的某個(gè)表格中。 對(duì)于字符庫(kù)，所占的地址空間的大小已經(jīng)固定了，每個(gè)表格的偏移地址已經(jīng)固定了，即每種字符使用的像素顯示已經(jīng)固定了。本文設(shè)計(jì)編 碼采用 ASICII 8 位編碼，字符庫(kù)采用 ISO885915，每個(gè)字符固定為 12*8 個(gè)像素。 輸入一個(gè) ASICII 碼，輸出 8 位像素，則地址可以如下產(chǎn)生： Addr=IN * 12 + Y ，其中， IN 是輸入的 8 位二進(jìn)制 ASICII 碼， Y 為輸出該字符的第幾行數(shù)。 Y 的范圍是 0~7。 ROM 的地址構(gòu)建成功后就可以從 ROM 讀取數(shù)據(jù)了，但是 ROM 是并行輸出的，而 VGA 的三基色信號(hào)是串行輸出的，因此在這中間需要一個(gè)并串轉(zhuǎn)換才能得到最后需要顯示的信號(hào)。 VGA 與 FPGA 連接端口 VGA 與 FPGA 的連接端口如下 圖 圖 連接端口圖 Fig. Ports map VGA 部分的管腳約束文件如下： NET VGA_RED LOC = H14 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_GREEN LOC = H15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_BLUE LOC = G15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 NET VGA_HSYNC LOC = F15 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 14 NET VGA_VSYNC LOC = F14 | IOSTANDARD = LVTTL | DRIVE = 8 | SLEW = FAST 。 值得注意的是在下載程序前要先在 ISE 軟件中選擇對(duì)應(yīng)的芯片，管腳約束一定要編寫(xiě)正確，否則實(shí)驗(yàn)將沒(méi)有現(xiàn)象。 PS2 鍵盤(pán)部分 PS2 部分是整個(gè)設(shè)計(jì)的另一 個(gè)重點(diǎn)，首先介紹一下 PS2 鍵盤(pán)的插孔以及 PS2鍵盤(pán)的工作原理： PS2 鍵盤(pán)的引腳定義 PS2 鍵盤(pán)的引腳定義如下圖： 圖 PS2 引腳 Fig. PS2pin PS2 鍵盤(pán)的工作原理 在剛才提到連接器上有四個(gè)有趣的管腳電源地、 +5V、數(shù)據(jù)和時(shí)鐘。 host （計(jì)算機(jī)）提供 +5V 并且鍵盤(pán) /鼠標(biāo)的地連接到 host 的電源地上。數(shù)據(jù)和時(shí)鐘都是集電極開(kāi)路的，這就意味著它們通常保持高電平而且很容易下拉到地（邏輯 0） 任何你連接到 PS/2 鼠標(biāo)、鍵盤(pán)或 host 的設(shè)備在時(shí)鐘和數(shù)據(jù) 線上要有一個(gè)大的上拉電阻。置 “0” 就把線拉低，置 “1” 就讓線上浮成高電平。參考圖 中數(shù)據(jù)和時(shí)鐘線的一般接口結(jié)構(gòu)。（注意：如果你打算使用象 PIC 這樣的微控制器，由于它們的 I/O 管腳是雙向的，你可以跳過(guò)晶體管和緩沖門，并且通用同一個(gè)管腳進(jìn)行輸入和輸出。在這種組態(tài)情況下，要設(shè)置管腳為輸入就寫(xiě)入 1 使得電阻上拉線上的電平，要改變管腳為輸出就寫(xiě)入 0 到那個(gè)管腳，把線路下拉到地） 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 15 圖 集電極開(kāi)路 Fig. Collector Open PS/2 鼠標(biāo)和鍵盤(pán)履行一種雙向同步串行協(xié)議。換句話 說(shuō)，每次數(shù)據(jù)線上發(fā)送一位數(shù)據(jù)并且每在時(shí)鐘線上發(fā)一個(gè)脈沖就被讀入。鍵盤(pán) /鼠標(biāo)可以發(fā)送數(shù)據(jù)到主機(jī)，而主機(jī)也可以發(fā)送數(shù)據(jù)到設(shè)備，但主機(jī)總是在總線上有優(yōu)先權(quán)，它可以在任何時(shí)候抑制來(lái)自于鍵盤(pán) /鼠標(biāo)的通訊，只要把時(shí)鐘拉低即可。 從鍵盤(pán) /鼠標(biāo)發(fā)送到主機(jī)的數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（當(dāng)時(shí)鐘從高變到低的時(shí)候）被讀?。粡闹鳈C(jī)發(fā)送到鍵盤(pán) /鼠標(biāo)的數(shù)據(jù)在上升沿（當(dāng)時(shí)鐘從低變到高的時(shí)候）被讀取。不管通訊的方向怎樣，鍵盤(pán) /鼠標(biāo)總是產(chǎn)生時(shí)鐘信號(hào)，如果主機(jī)要發(fā)送數(shù)據(jù)，它必須首先告訴設(shè)備開(kāi)始產(chǎn)生時(shí)鐘信號(hào)，最大的時(shí)鐘頻率是 33kHz 而且大多數(shù)設(shè)備 工作在 1020kHz。 如果你要制作一個(gè) PS/2 設(shè)備我推薦你把頻率控制在 15kHz 左右這就意味著時(shí)鐘應(yīng)該是高 40 微秒低 40 微秒 [5]。 PS2 鍵盤(pán)的數(shù)據(jù)結(jié)構(gòu) PS2的 所有數(shù)據(jù)安排在字節(jié)中，每個(gè)字節(jié)為一幀包含了 11—12個(gè)位，這些位的含義如 表 ： 1 start is always 0 1 個(gè)起始位，總是為 0 8 data bits,least significanr bir first 8 個(gè)數(shù)據(jù)位，低位總在前 1 parity bit(odd parity) 1 個(gè)校驗(yàn)位，總是為 1 1stop bit. This is always 1 1 個(gè)停止位，總是為 1 1 acknowledge bit(Hosttodevice munication only) 一個(gè)應(yīng)答位（僅在主機(jī)對(duì)設(shè)備的通訊中） 表 PS2數(shù)據(jù)結(jié)構(gòu) Form PS2 data structure 如果數(shù)據(jù)位中包含偶數(shù)個(gè) 1， 校驗(yàn)位就會(huì)置 1；如果數(shù)據(jù)位中包含奇數(shù)個(gè) 1，校驗(yàn)位就會(huì)置 0。數(shù)據(jù)位中 1 的個(gè)數(shù)加上校驗(yàn)位總是為奇數(shù)這（就是奇校驗(yàn)）這是用來(lái)進(jìn)行錯(cuò)誤檢測(cè)的，但是由于 時(shí)間的關(guān)系我沒(méi)有完成奇偶校驗(yàn)。這也是這一模塊有待完善的一部分內(nèi)容。 當(dāng)主機(jī)發(fā)送數(shù)據(jù)給鍵盤(pán) /鼠標(biāo)時(shí)設(shè)備回送一個(gè)握手信號(hào)來(lái)應(yīng)答數(shù)據(jù)包已經(jīng)收到這個(gè)位不會(huì)出現(xiàn)在設(shè)備發(fā)送數(shù)據(jù)到主機(jī)的過(guò)程中 [5]。 吉林農(nóng)業(yè)大學(xué)本科畢業(yè)設(shè)計(jì) 16 PS2 鍵盤(pán)到主機(jī)的通信過(guò)程 數(shù)據(jù)和時(shí)鐘線都是集電極開(kāi)路結(jié)構(gòu)（正常保持高電平）。當(dāng)鍵盤(pán)或鼠標(biāo)等待發(fā)送數(shù)據(jù)時(shí)，它首先檢查時(shí)鐘以確認(rèn)它是否是高電平。如果不是，那么是主機(jī)抑制了通訊，設(shè)備必須緩沖任何要發(fā)送的數(shù)據(jù)直到重新獲得總線的控制權(quán)（鍵盤(pán)有16 字節(jié)的緩沖區(qū)，而鼠標(biāo)的緩沖區(qū)僅存儲(chǔ)最后一個(gè)要發(fā)送的數(shù)據(jù)包）如果時(shí)鐘線是高電平，設(shè)備就可以開(kāi)始傳送數(shù)據(jù)。 如我在上一節(jié)提及的鍵盤(pán)和鼠標(biāo)使用一種每幀包含 11位的串行協(xié)議，這些位含義如表 ： 1 start is always 0 1 個(gè)起始位，總是為 0 8 data bits,least significanr bir first 8 個(gè)數(shù)據(jù)位，低位總在前 1 pari