【文章內(nèi)容簡(jiǎn)介】 MOS、 CMOS 等）。這樣，在工藝更新時(shí)，就無(wú)需修改原設(shè)計(jì)程序，只要改變相應(yīng)的硬度和工具就行了。 此外， VHDL 語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、易于共享和復(fù)用。由于 VHDL 語(yǔ)言已經(jīng)作為一種 IEEE 的工業(yè)標(biāo)準(zhǔn)，這樣設(shè)計(jì)成果便于服用和交流，反過(guò)來(lái)就能更進(jìn)一步推動(dòng) VHDL 語(yǔ)言的推廣和完善。另外， VHDL 語(yǔ) 言的語(yǔ)法比較嚴(yán)格，給閱讀和使用都帶來(lái)了極大的方便。 VHDL 語(yǔ)言程序設(shè)計(jì)的基本結(jié)構(gòu) 一個(gè)完整的 VHDL 語(yǔ)言程序通常包括實(shí)體（ Entity）、構(gòu)造體（ Architecture）、配置 (Configuration）、包集合 （ Package）和庫(kù)（ Library） 5個(gè)部分，前 4 種是可分別編譯的源設(shè)計(jì)單元。實(shí)體用于描述所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)；構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為；包集合存放格設(shè)計(jì) 11 模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序；配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同版本；庫(kù)存放已經(jīng)編譯的 實(shí)體、構(gòu)造體、包集合和配置。 所謂 VHDL 語(yǔ)言設(shè)計(jì)的基本單元（ Design Entity），就是 VHDL 語(yǔ)言的一個(gè)基本設(shè)計(jì)實(shí)體?；緲?gòu)成都有實(shí)體說(shuō)明（ Entity Declaration）和構(gòu)造體（ Architecture Body）兩部分組成。 VHDL 語(yǔ)言可以有以下 3 種形式的子結(jié)構(gòu)描述語(yǔ)句： BLOCK 語(yǔ)句結(jié)構(gòu) PROCESS 語(yǔ)句結(jié)構(gòu) SUBPROGAMS 結(jié)構(gòu) VHDL 語(yǔ)言的數(shù)據(jù)類型及運(yùn)算操作符 在 VHDL 語(yǔ)言中凡是可以賦予一個(gè)值得對(duì)象就稱為客體（ Object），客體只要包括以下 3 種：信號(hào) 、變量、常數(shù)（ Signal、 Variable、 Constant）。 常數(shù)是一個(gè)固定值，所謂常數(shù)說(shuō)明是對(duì)某一常數(shù)名賦予一個(gè)固定值。 變量只能在進(jìn)程語(yǔ)句，函數(shù)語(yǔ)句和過(guò)程語(yǔ)句結(jié)構(gòu)中使用，它是局部量。 信號(hào)是電子電路內(nèi)部硬件連接的抽象、信號(hào)通常在構(gòu)造體、包集合和實(shí)體中說(shuō)明。 標(biāo)準(zhǔn)的數(shù)據(jù)類型有 10 種： 1．整數(shù)：整數(shù) 32 位； 2．實(shí)數(shù)：浮點(diǎn)數(shù)； 3．位：邏輯“ 0”或“ 1”； 4．位失量：位失量； 5．布爾量：邏輯“假”或邏輯“真”； 6 字符： ASCⅡ 字符； 7 時(shí)間：時(shí)間單位 fs,ps,ns,us,ms,src,min,hr； 8錯(cuò)誤等級(jí)： NOTE,WARNING,ERROR,FAILURE； 12 9．自然數(shù)，正整數(shù)：整數(shù)的子集； 10． 字符串：字符矢量。 可由用戶定義的數(shù)據(jù)類型有： 枚舉類型，整數(shù)類型，實(shí)數(shù)、浮點(diǎn)數(shù)類型，數(shù)組類型，存取類型，文件類型，記錄類型，時(shí)間類型（物理類型）。 VHDL 語(yǔ)言的主要描述語(yǔ)句 在用 VHDL 語(yǔ)言系統(tǒng)描述系統(tǒng)關(guān)鍵行為時(shí)，按照語(yǔ)句的執(zhí)行順序?qū)ζ溥M(jìn)行分類，可以分為順序（ Sequential）描述語(yǔ)句和并發(fā)（ Concurrent）描繪語(yǔ)句。 順序描述語(yǔ)句只能出現(xiàn)在進(jìn)程或子程序中，由它定 義進(jìn)程或子程序所執(zhí)行的算法，語(yǔ)句中所涉及到的系統(tǒng)行為有時(shí)序流、控制、條件和迭代等；語(yǔ)句的功能操作有算術(shù)、邏輯運(yùn)算、信號(hào)和變量的賦值，子程序調(diào)用等。 在 VHDL 語(yǔ)言中順序描述語(yǔ)句有以下幾種： WAIT 語(yǔ)句； 斷言語(yǔ)句； 信號(hào)帶入語(yǔ)句； 變量賦值語(yǔ)句； IF 語(yǔ)句； CASE 語(yǔ)句； LOOP 語(yǔ)句； NEXT 語(yǔ)句； EXIT 語(yǔ)句； 過(guò)程調(diào)用語(yǔ)句； NULL 語(yǔ)句。 在 VHDL 語(yǔ)言中能進(jìn)行并發(fā)處理的語(yǔ)句有： 13 進(jìn)程（ PROCESS）語(yǔ)句； 并發(fā)信號(hào)帶入（ Concurrent Signal Assignment）語(yǔ)句； 并 發(fā)過(guò)程調(diào)用（ Concurrent Procedure Call）語(yǔ)句； 快（ BLOCK）語(yǔ)句。 VHDL 語(yǔ)言構(gòu)造體的描述方式 前面已經(jīng)提到，對(duì)硬件系統(tǒng)進(jìn)行描述，可以采用 3 種不同風(fēng)格的描述方式，即興味描述方式、寄存器傳輸（或數(shù)據(jù)流）描述方式和結(jié)構(gòu)化的描述方式。這 3 種描述方式從不同的角度對(duì)硬件系統(tǒng)進(jìn)行行為和功能的描述。 行為描述方式是對(duì)系統(tǒng)模型的描述，其抽象程度比寄存器傳輸描述方式和結(jié)構(gòu)化描述方式更高，在行為描述方式的程序中大量采用算術(shù)運(yùn)算、關(guān)系運(yùn)算、慣性延時(shí)、傳輸延時(shí)等難于進(jìn)行邏輯綜合何不能進(jìn)行 邏輯綜合的 VHDL語(yǔ)句。 1．帶入語(yǔ)句：是 VHDL 語(yǔ)言中進(jìn)行行為描述的最基本的語(yǔ)句； 2．延時(shí)語(yǔ)句：有兩種延時(shí)類型，慣性延時(shí)和傳輸延時(shí)； 3．多驅(qū)動(dòng)描述語(yǔ)句； 4． GENERIC 語(yǔ)句：常用于不同層次之間的信息傳遞； RTL 描述方式，是一種明確規(guī)定寄存器描述的方法。 使用 RTL 描述方式應(yīng)注意的幾個(gè)問(wèn)題： 1． “ X”狀態(tài)傳遞，實(shí)際上是不確定信號(hào)狀態(tài)的傳遞； 2．寄存器 RTL 描述的限制 ① 禁止在一個(gè)進(jìn)程中存在兩個(gè)寄存器描述 ② 禁止使用 IF 語(yǔ)句中的 ELSE 項(xiàng) ③ 寄存器描述中必須帶入信號(hào)值 3．關(guān)聯(lián)性強(qiáng)的信號(hào)應(yīng) 放在一個(gè)進(jìn)程中 所謂構(gòu)造體的結(jié)構(gòu)描述方式，就是在多層次的設(shè)計(jì)中，高層次的設(shè)計(jì)模 14 塊調(diào)用低層次的設(shè)計(jì)模塊，或者直接用門(mén)電路設(shè)計(jì)單元來(lái)構(gòu)成一個(gè)復(fù)雜的邏輯電路的描述方式。 構(gòu)造體結(jié)構(gòu)描述方式的基本框架 1． ASIC 級(jí)結(jié)構(gòu)描述 2．插件板級(jí)結(jié)構(gòu)描述 3． 系統(tǒng)級(jí)的結(jié)構(gòu)描述 在構(gòu)造體的結(jié)構(gòu)描述中， COMPONENT 語(yǔ)句是基本的描述語(yǔ)句，該語(yǔ)句制定了本構(gòu)造體中調(diào)用的是哪一個(gè)現(xiàn)成的邏輯描述模塊。 COMPONENT_INSTANT 語(yǔ)句是結(jié)構(gòu)化描述中不可缺少的一個(gè)基本語(yǔ)句。該語(yǔ)句將現(xiàn)成元件的端口信號(hào)映射成高層次設(shè)計(jì)電路中的信號(hào) 。 映射方法有兩種：位置映射，名稱映射。 VHDL 語(yǔ)言設(shè)計(jì)基本邏輯電路 組合邏輯電路有簡(jiǎn)單門(mén)級(jí)電路、選擇器、譯碼器、三態(tài)門(mén)等， 本設(shè)計(jì)的時(shí)序電路主要介紹觸發(fā)器，寄存器和計(jì)數(shù)器。 觸發(fā)器的初始狀態(tài)應(yīng)有復(fù)位信號(hào)來(lái)設(shè)置，撫慰信號(hào)對(duì)觸發(fā)器復(fù)位的操作不同，使其可分為同步復(fù)位和非同步復(fù)位兩種 寄存器一般由多位觸發(fā)器連接而成，通常有鎖存寄存器和移位寄存器。 計(jì)數(shù)器份同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。 存儲(chǔ)器按其類型可分為只讀存儲(chǔ)器和隨機(jī)存儲(chǔ)器。 1．存儲(chǔ)器的數(shù)據(jù)類型 存儲(chǔ)器是眾多存儲(chǔ)單元的一個(gè)集合體，按單元號(hào)順序 排列。 2．存儲(chǔ)的初始化 在用 VHDL語(yǔ)言描述 ROM時(shí)， ROM的內(nèi)容應(yīng)該在仿真時(shí)事先讀到 ROM中，這就是所謂的存儲(chǔ)器初始化。 ROM（只讀存儲(chǔ)器） 15 RAM（隨機(jī)存儲(chǔ)器） FIFO（先進(jìn)先出堆棧） MAX+PLUSⅡ 概述 MAX+PLUSII 是 Atltera 提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境，使用MAX+PLUSII 的設(shè)計(jì)者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。設(shè)計(jì)者可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語(yǔ)言）建立設(shè)計(jì)， MAX+PLUSII把這些設(shè)計(jì)自動(dòng)轉(zhuǎn)換成最終能夠所需的格式。其設(shè)計(jì)速度非?？欤瑢?duì)于一般幾千門(mén)的電路設(shè)計(jì)，使用 MAX+PLUSII，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)完成。特別是在原理圖輸入等方面 MAX+PLUSII 被公認(rèn)為是最易使用，人機(jī)界面最友善的 PLD 開(kāi)發(fā)軟件，特別適合初學(xué)者使用。 Altera 是世界上最大可編程邏輯器件供應(yīng)商之一。 MAX+PLUSII 界面友好，使用便捷，被譽(yù)為世界上最易用易學(xué)的 EDA 軟件。 MAX+PLUSII 是本次畢業(yè)設(shè)計(jì)的開(kāi)發(fā)平臺(tái)，所以，他的熟練掌握直接關(guān)系到設(shè)計(jì)成功和設(shè)計(jì)效率的高低，在將來(lái)的工作學(xué)習(xí)中它也是非常重要的，因此，本次畢業(yè)設(shè)計(jì)中再軟件的學(xué)習(xí)上畫(huà)了較大的時(shí)間和精力。 MAX+PLUSII 的特點(diǎn) MAX+PLUSII 具有原理圖輸入、文本輸入、波形輸入等多種輸入方式（ Text Editor File）支持 Altera 公司的 AHDL 語(yǔ)言，同時(shí)兼容 VHDL 和 Verilog HDL；圖形輸入方式（ Graphic Editor File）不僅可以使用 MAX+PLUSII 中豐富的圖形編輯庫(kù)，而且可以使用幾乎全部的標(biāo)準(zhǔn) EDA 設(shè)計(jì)工具，如可識(shí)別 EDIF網(wǎng)表文件、 VHDL 網(wǎng)表文件、 ORCAD 原理圖以及 Xilinx 網(wǎng)表文件等。波形輸入（ Waveform Editor File）最具特點(diǎn)，它允許設(shè)計(jì)者通過(guò)只編輯輸入波形， 16 而由系統(tǒng)自動(dòng)生成該功能模塊。在實(shí)際設(shè)計(jì)過(guò)程中，完全可 以用文本文件來(lái)完成整個(gè)設(shè)計(jì)過(guò)程。當(dāng)然也可根據(jù)各人習(xí)慣應(yīng)用其他的輸入方式，發(fā)揮各種輸入方式的特點(diǎn)。 MAX+PLUSII 所提供的靈活性和高效性在同類軟件中是無(wú)可比擬的，歸納起來(lái)，它主要有以下幾個(gè)特點(diǎn)： 1. 界面開(kāi)放 2. 與可編程邏輯器件結(jié)構(gòu)無(wú)關(guān) 3. 完全集成化的環(huán)境 4. 豐富的設(shè)計(jì)庫(kù) 5. 模塊化的設(shè)計(jì)工具 6. 支持硬件描述語(yǔ)言 7. 提供 Megacore 8. 具有 Opencore 特性 9. 可運(yùn)行多個(gè)平臺(tái) 除了上述特點(diǎn)之外，隨著 MAX+PLUSII 版本的提高，將會(huì)有更多的特性得以開(kāi)發(fā) 和利用。 MAX+PLUSII 的設(shè)計(jì)流程 MAX+PLUSII 軟件的設(shè)計(jì)流程包括以下幾個(gè)部分：設(shè)計(jì)輸入、編譯、邏輯分配、模擬仿真、器件編程和功能驗(yàn)證。 下面就設(shè)計(jì)流程進(jìn)行簡(jiǎn)要說(shuō)明 設(shè)計(jì)輸入：可采用電路原理圖輸入、硬件描述、 EDIF 網(wǎng)表輸入以及波形輸入等。 項(xiàng)目編譯：主要完成器件的選擇以及試配邏輯中和以及器件的裝入，延時(shí)信息提取等 邏輯分配：把邏輯分配給引腳和邏輯單元也就把輸入、輸出節(jié)點(diǎn)分配給器件的引腳。 17 設(shè)計(jì)項(xiàng)目的模擬仿真：通 過(guò)時(shí)序模擬一個(gè)項(xiàng)目的邏輯功能是否達(dá)到實(shí)際要求，模擬允許把項(xiàng)目在編輯到器件之前進(jìn)行全面檢查，已確定它在各種可能的條件下有正確的響應(yīng)。 器件編程：用仿真確認(rèn)的配置文件經(jīng)編程電纜配置 PLD，即用編程文件對(duì)編程器件編程。 器件的功能驗(yàn)證：將編程后的器件加入實(shí)際激勵(lì)，進(jìn)行測(cè)試，以檢查是否完成預(yù)計(jì)的功能。 以上各部如果出現(xiàn)錯(cuò)誤，可隨時(shí)進(jìn)行設(shè)計(jì)修改，重復(fù)上述過(guò)程直到正確為止。邏輯設(shè)計(jì)的輸入有多種方式，設(shè)計(jì)者可以用自己喜歡的方式進(jìn)行輸入。 MAX+PLUSII 的使用 MAX+PLUSII 是一門(mén)必修的軟件，在之前的學(xué)習(xí)中就已基本掌握了它的使用，這里簡(jiǎn)要介紹一下基本的操作，深入地介紹如何更加合理的利用這門(mén)軟件。 1. MAX+PLUSII 界面 MAX+PLUSII 軟件按使用對(duì)象可分為商業(yè)版、基本版和學(xué)生版，這三個(gè)版本的使用方法基本相同，其差別在于： 商業(yè)版 —— 商業(yè)版軟件為避免盜版，在并行口上虛假一個(gè)硬件“狗”，每次系統(tǒng)啟動(dòng)都要通過(guò)“狗”來(lái)核對(duì)用戶的合法性。 基本版 —— 時(shí)序分析、 VHDL 語(yǔ)言綜合等功能不能使用，不需“狗”的支持，只要向 Altera 申請(qǐng)一個(gè)基本授權(quán)媽就可以工作。 學(xué)生版 —— 加以更多的限制，只能使用兩種芯片。 當(dāng)我們將所需的版本安裝完成后，以后再次啟動(dòng) MAX+PLUSII 時(shí)，它的管理器窗口如圖 。 18 圖 管理窗口 2. 生成一個(gè)新的文本文件 （ 1） 在 File 菜單中選擇 New， 如圖 圖 （ 2） 選擇 Text Editor File 然后按下 OK 按鈕就會(huì)出現(xiàn)一個(gè)無(wú)標(biāo)題的文本編輯器窗口，如圖 。 19 圖 MAX+PLUSII 的靈活運(yùn)用直接關(guān)系到設(shè)計(jì)的數(shù)度和效率，另外，對(duì)于初學(xué)者，很容易因?yàn)椴僮鞯氖д`而造成文件的覆蓋和丟失。下面介紹一下如何使用工具欄來(lái)提高設(shè)計(jì)的速度。打開(kāi)軟件后，操作界面窗口上方工具欄如圖。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 圖 工具欄 工具欄的各個(gè)快捷鍵相當(dāng)于菜單中的各個(gè)選項(xiàng)，設(shè)計(jì)者將一些設(shè)計(jì)時(shí)常用的操作設(shè)計(jì)快捷鍵放在 工具欄中供設(shè)計(jì)者使用，這樣可以大大的提高設(shè)計(jì)時(shí)操作的時(shí)間。各個(gè)快捷鍵這里都進(jìn)行了編號(hào)，下表就各個(gè)快捷鍵的意義依編號(hào)進(jìn)行了介紹，如表 。 表 快捷鍵定義表 編號(hào) 意 義 功 能 1 New 新建一個(gè)文件 2 Open 打開(kāi)一個(gè)文件 3 Save 存儲(chǔ)文件 20 4 Print 打印文件 5 Cut 剪切 6 Copy 復(fù)制 7 Paste 粘貼 8 Undo 撤銷 9 Help 幫助 10 Hierarchy display 層次顯示 11 Floorplan editor 管腳分配 12 Compiler 編譯 13 Simulator 仿真 14 Timing analyzer 時(shí)序分析 15 Programmer 下載 16 Project name 項(xiàng)目名稱 17 Save as 另存為 18 Set file to current project 打開(kāi)項(xiàng)目下的文件 19 Save and check 存儲(chǔ)并檢查 20 Save and piler 存儲(chǔ)并編譯 21 Save and simulator 存儲(chǔ)并仿真 其中快捷鍵 9