【文章內(nèi)容簡介】 能夠根據(jù)系統(tǒng)的需求添加 Nios II 處理器核的數(shù)量。本設(shè)計采用的是 Quartus II 版本進行的系統(tǒng)開發(fā)。 2． Nios II Nios Ⅱ 嵌入式處理器是 Altera 公司推出的采用哈佛結(jié) 構(gòu)、具有 32 位指令集的第二代片上可編程的軟核處理器 , 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu) , 以及由此帶來的靈活性和可裁減性。相對于傳統(tǒng)的處理器 , Nios Ⅱ 系統(tǒng)可以在設(shè)計階段根據(jù)實際的需求來增減外設(shè)的數(shù)量和種類。設(shè)計者可以使用 Altera 提供的開發(fā)工具 SOPC Builder, 在 PLD 器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺 , 也即用 SOPC Builder 創(chuàng)建軟核CPU 和參數(shù)化的接口總線 Avalon。在此基礎(chǔ)上 , 可以很快地將硬件系統(tǒng) (包括處理器、存儲器、外設(shè)接口和用戶邏輯電路 )與常規(guī)軟件集成在單一可編程芯片 中。而且 , SOPC Builder 還提供了標準的接口方式 ,以便用戶將自己的外圍電路做成 Nios Ⅱ 軟核可以添加的外設(shè)模塊。這種設(shè)計方式 , 更加方便了各類系統(tǒng)的調(diào)試。 Nios II 處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境 （ IDE）、 JTAG調(diào)試器、實時操作系統(tǒng) （ RTOS）和 TCP/IP 協(xié)議棧。 Nios II 集成開發(fā)環(huán)境 (integrated development environment, IDE)是 Nios II 系列嵌入式處理器的基本軟件開發(fā)工具。所有軟件 第 7 頁 開發(fā)任務(wù)都可以在 Nios II IDE 下完成，包括編輯、編譯和調(diào)試程序。 Nios II IDE 提供了一個統(tǒng)一的開發(fā)平臺，用于所有 Nios II 處理器系統(tǒng)。 3． DE270 開發(fā)板 采用 DE270 開發(fā)平臺，芯片使用 cyclone II EP2C70F896C6。 硬件描述語言 —— Verilog HDL Verilog HDL 是一種硬件描述語言 (hardware description language)，是 1983年由 GDA(Gateway Design Automation)公司的 Phil Moorby 首創(chuàng)的，之后 Moorby 又設(shè)計了 VerilogXL 仿真器， VerilogXL 仿真器大獲成功，也使得 Verilog HDL 語言得到推廣使用。由于 Verilog HDL 語言具有簡潔、高效、易用、功能強大等優(yōu)點，因此，逐漸被眾多設(shè)計者接受了喜愛。 Verilog HDL 是目前應(yīng)用最為廣泛的硬件描述語言 。 Verilog HDL 是在 C 語言的基礎(chǔ)上發(fā)展而來的。從語法結(jié)構(gòu)上看， Verilog HDL繼和借鑒了 C 語言的很多語法結(jié)構(gòu)，兩者有許多相似之處。當然， Verilog HDL 作為一種硬件描述語言，與 C 語言還是有著本質(zhì)區(qū)別的。 Verilog HDL 可以用來進行各種層次的邏輯設(shè)計，也可以進行 數(shù)字系統(tǒng) 的邏輯綜合，仿真驗證和時序分析等。 Verilog HDL 適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設(shè)計和描述 。 Verilog HDL 進行設(shè)計最大的優(yōu)點是其工藝無關(guān)性．這使得工程師在功能設(shè)計，邏輯驗證階段可以不必過多考慮門級及工藝實現(xiàn)的具體細節(jié)，只需根據(jù)系統(tǒng)設(shè)計的要求施加不同的約束條件，即可設(shè)計出實際電路 。 概括地說， Verilog HDL 語言 具有以下一些特點： ? 既適于可綜合的電路設(shè)計，也可勝任電路與系統(tǒng)的仿真； ? 能在多個層次上對所設(shè)計的系統(tǒng)加以描述； ? 靈活多樣的電路描述風格，可以進行行為描述，也可進行結(jié)構(gòu)描述；支持混合建模，在一個設(shè)計中，各個模塊可以在不同的設(shè)計層次上建模和描述； ? Verilog HDL 的行為描述語句，如 and、 or、 nand 等可方便進行門級結(jié)構(gòu)描述；內(nèi)置各種開關(guān)級元件，如 pmos、 nmos、 cmos 等，可進行開關(guān)級的建模； ? 用戶定義原語 （ UDP） 創(chuàng)建的靈活性； 另外， Verilog HDL 語言易學易用，可以使設(shè)計者更快更好地掌握并用于電路設(shè)計。 Verilog HDL 的功能強可以滿足各個層次設(shè)計人員的需要。正是以上優(yōu)良的性能，使得它廣泛流行。在 ASIC 設(shè)計領(lǐng)域， Verilog HDL 語言一直就是事實上的標準。 第 8 頁 第三章 VGA 顯示的實現(xiàn) VGA 顯示原理 VGA 是 IBM 在 1987 年隨 PS／ 2 機一起推出的一種視頻傳輸標準，具有 分辨率高、顯示速率快、顏色豐富 等優(yōu)點，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。 VGA 的英文全稱是 Video Graphics Array，即顯示繪圖陣列。 VGA 支持在 640X480 的較高分辨率下同時顯示 16 種色彩或 256 種灰度，同時在 320X240 分辨率下可以同時顯示 256 種顏色 。 VGA 接口是一種 D 型接口，上面共有 15 針空，分成三排，每排五個。 VGA 接口是顯卡上應(yīng)用最為廣泛的接口類型，多數(shù)的顯卡都帶有此種接口。有些不帶 VGA 接口而帶有 DVI(Digital Visual Interface 數(shù)字視頻接口）接口的顯卡，也可以通過一個簡單的轉(zhuǎn)接頭將 DVI 接口轉(zhuǎn)成 VGA 接口，通常沒有 VGA 接口的顯卡會附贈這樣的轉(zhuǎn)接頭。 圖 31 VGA 15 針母插座 圖 32 VGA15 針公插座 圖 33 VGA15 針序號的排列 第 9 頁 一般在 VGA 接頭上，會 1， 5， 6， 10， 11， 15 等標明每個接口編號。如果沒有，如上圖所示編號。 VGA 接口 15 根針，其對應(yīng)接口定義如 表所示 ： Pin Name Description 1 RED Red Video (75 ohm, V pp)（ 紅色信號 ） 2 GREEN Green Video (75 ohm, V pp)（ 綠色信號 ） 3 BLUE Blue Video (75 ohm, V pp)（ 藍色信號 ） 4 ID2 Monitor ID Bit 2（顯示器標識位 2） 5 GND Ground（地） 6 RGND Red Ground（ 紅色地 ） 7 GGND Green Ground（ 綠色地 ） 8 BGND Blue Ground（ 藍色地 ） 9 KEYKey (No pin)（空，無引腳） 10 SGND Sync Ground（同步地） 11 ID0 Monitor ID Bit 0（顯示器標識位 0） 12 ID1or SDA Monitor ID Bit 1（顯示器標識位 1） 13 HSYNC CSYNC Horizontal Sync (or Composite Sync)（ 行 同步 ） 14 VSYNC Vertical Sync（ 場同步 ） 15 ID3or SCL Monitor ID Bit 3（顯示器標識位 3） 表 31 VGA 接口定義 圖 34 VGA 針孔 連接圖 第 10 頁 15 個管腳里有 5 個是最重要的，分別是紅、綠、藍三個基本色彩線和水平與垂直兩條控制線，由這五條線，可以再屏幕內(nèi)顯示 8 中不同的色彩，如下表： 表 32 VGA 顏色顯示 顯示是采用逐行掃描的方式，陰極射線槍發(fā)出的電子束打在涂有熒光粉的熒光屏上，產(chǎn)生 RGB 三色基，最后合成一個彩色圖像。從熒幕的左上 方開始向右掃描，每掃完一行圖像電子束回到下一行的最左端，每行結(jié)束后電子槍回掃的過程中進行消隱。然后從新開始行掃描，消隱 …… ，直到掃到熒幕的右下方，電子束回到熒幕的左上方從新開始新的圖像掃描，并且在回到熒幕左上方的過程中進行消隱。在消隱過程中不發(fā)射電子束。每一行掃描結(jié)束時，用 HS(行同步 )信號進行同步；掃描完所有的行后用 VS(場同步 )信號進行同步。 VGA 工業(yè)標準要求的頻率： 時鐘頻率： (像素輸出的頻率 ) 行頻： 31469Hz 場頻： （每秒圖像刷新頻率） VGA 色彩顯示 RGB 色彩模式是工業(yè)界的一種顏色標準，是通過對紅 (R)、綠 (G)、藍 (B)三個顏色 通道的變化以及它們相互之間的疊加來得到各式各樣的顏色的， RGB 即是代表紅、 綠、藍三個通道的顏色，通過三種基本顏色亮度值從 0~255 不同產(chǎn)生出其他各種顏色，這種模式叫加色模式。 三基色是指紅 ,綠 ,藍三色 ,各自對應(yīng)的波長分別為 700nm, 從原色的定義出發(fā)， 或是 以實際應(yīng)用的結(jié)果 為 驗證，都足以說明，把黃、品紅、青稱為三原色，較紅、黃、藍為三原色更為恰當。 如下圖所示 ： 第 11 頁 圖 35 VGA 三原色 VGA 時序分析 通過對 VGA 顯示卡基本工作原理的分析可知，要實現(xiàn) VGA 顯示就要解決數(shù)據(jù)來源、數(shù)據(jù)存儲、時序?qū)崿F(xiàn)等問題，其中關(guān)鍵還是如何實現(xiàn) VGA 時序。 幾種常用模式的時序參數(shù)如 表 3 所示。 表 33 VGA 時序參數(shù)數(shù)據(jù) 通用 VGA 顯示卡系統(tǒng)主要由控制電路、顯示緩存區(qū)和視頻 BIOS 程序三個部分組成。 控制電路如 下 圖所示。 圖 36 通用 VGA 顯示卡控制電路圖 第 12 頁 控制電路主要完成時序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作、主時鐘選擇和 D／ A 轉(zhuǎn)換等功能；顯示緩沖區(qū)提供顯示數(shù)據(jù)緩存空間；視頻 BIOS 作為控制程序固化在顯示卡的ROM 中。 行時序和幀時序都需要產(chǎn)生同步脈沖 (Sync a)、顯示后沿 (Back porch b)、顯示時序段 (Display interval c)和顯示前沿 (Front porch d)四個部分。 VGA 的標準參考顯示時序如 下 圖所示。 圖 37 VGA 標準參考時序圖 VGA 時序?qū)崿F(xiàn) 首先，根據(jù)刷新頻率確定主時 鐘頻率，然后由主時鐘頻率和圖像分辨率計算出行總周期數(shù)，再把 圖 1 中給出的 a、 b、 c、 d 各時序段的時間按照主計數(shù)脈沖源頻率折算成時鐘周期數(shù)。在 CPLD 中利用計數(shù)器和 RS 觸發(fā)器，以計算出的各時序段時鐘周期數(shù)為基準，產(chǎn)生不同寬度和周期的脈沖信號，再利用它們的邏輯組合構(gòu)成 圖 37中的 a、 b、 c、 d 各時序段以及 D／ A 轉(zhuǎn)換器 的空白信號 BLANK 和同步信號 SYNC。 用 Verilog HDL 描述 VGA VGA 工業(yè)標準時 640 480 60Hz，主要有 5 個信號，即三個顏色信號 R/G/B、行同步信號 HS 和場同步信號 VS。它是從左上角開始一行接一行的掃描，掃描完一屏后又回到左上角掃描。 標準要求是場頻 ，行頻 31469Hz，時鐘頻率 。 在設(shè)計時，可以先設(shè)計一個底層模塊，輸入是上層模塊提供的屏幕上當前點的 RGB值，輸出是向 VGA 接口輸出符合 VGA 時序的 RGB、 HS、 VS 信號，并將當前掃描電的值輸出給上層模塊。 再設(shè)計上層模塊，利用點陣或坐標繪圖即可。上層模塊收到底層模塊的當前坐標，算出 RGB 傳給底層模塊。讓底層模塊負責顯示就好了。 VGA接口定義 第 13 頁 定義 VGA 時鐘 信號 、 顏色定義，場、行同步信號等 ///////////////////////// VGA //////////////////////////// oVGA_CLOCK, // VGA Clock oVGA_HS, // VGA H_SYNC oVGA_VS, // VGA V_SYNC oVGA_BLANK_N, // VGA BLANK oVGA_SYNC_N, // VGA SYNC oVGA_R, // VGA Red[9:0] oVGA_G, // VGA Green[9:0] oVGA_B, // VGA Blue[9:0] ////////////////////////VGA //////////////////////////// output oVGA_CLOCK。 // VGA Clock output oVGA_HS。 // VGA H_SYNC output oVGA_VS。 // VGA V_SYNC output oVGA_BLANK_N。 // VGA BLANK output oVGA_SYNC_N。 // VGA SYNC output [9:0] oVGA_R。 // VGA Red[9:0] output [9:0] oVGA_G。 // VGA Green[9:0] output [9:0] oVGA_B。 // VGA Blue[9:0] // the_VGA 將 VGA 輸入與輸出端口進行匹配 .avs_s1_export_VGA_BLANK_from_the_VGA(oVGA_BLANK_N), .avs_s1_export_VGA_B_from_the_V