生產線用自動計數器的設計畢業(yè)設計word格式(編輯修改稿)
2025-01-08 16:21 本頁面
【文章內容簡介】 多方面?？捎米髡袷幤鳌⒚}沖發(fā)生器、延時發(fā)生器、定時器、方波發(fā)生器、單穩(wěn)態(tài)觸發(fā)振蕩器、雙穩(wěn)態(tài)觸發(fā)振器、自由多諧振蕩器等。一、之所以選用555時基電路，在于它如下幾個特點：555在電路機構上是由模擬電路和數字電路組合而成，它將模擬功能與邏輯功能兼容為一體，能夠產生精確的時間延遲和震蕩。它拓寬了模擬集成電路的應用范圍。該電路采用單電源。這樣它就可以和模擬運算放大電路和TTL或CMOS數字電路共用一個電源。555可獨立構成一個定是電路，而且定時精度高。555的最大輸出電流達200mA，帶負載能力強，可直接驅動小電機、喇叭、繼電器等負載。二、555定時器的電路結構與功能： LM555的電路結構圖 555定時器是有和、SR鎖存器和集電極開路的放電三極管三部分組成。 是比較器的輸入端（也稱閾值端，用TH標注），是比較器的輸入端（也稱觸發(fā)端，用標注）。和的參考電壓（電壓比較的基準）和有經三個5k?電阻分壓給出。在控制電壓輸入端懸空時，=，=。如果外接固定電壓，則=，= 是置零輸入端。只要在端加上低電平，輸出端便立即被置成低電平，不受其他輸入端狀態(tài)的影響。正常工作時必須使處于高電平。圖中的數碼1～8為器件引腳的編號。 有上圖可知，當、時，比較器的輸出=0、比較器的輸出=1，SR鎖存器被置0，導通，同時為低電平。 當、時，==1，鎖存器的狀態(tài)保持不變，因而和輸出的狀態(tài)也維持不變。 當、時，==0，故鎖存器被置1，為高電平，同時截止。 當、時，=0、=0，鎖存器處于Q=Q39。=1的狀態(tài)，處于高電平，同時截止。功能表如下所示：輸入輸出狀態(tài)0xx低導通1低導通1不變不變1高截止1高截止 為了提高電路的帶負載能力，還在輸出端設置了緩沖器。如果將端經過電阻接到電源上，那么只要這個電阻的阻值足夠大，為高電平時也一定為高電平，為低電平時也一定為低電平。555定時器能在很寬的電源電壓范圍工作，并可承受較大的負載電流。 它的的各腳功能為：1腳：接地；2腳：觸發(fā)；3腳：輸出；4腳：復位；5腳：控制電壓；6腳：閾值電壓；7腳：放電；8腳：+。二、計數裝置CD4518二/十進制加法計數器：計數電路是用來統(tǒng)計脈沖信號的數量，配合光電、電磁、霍爾、振動等傳感器即可進行數量或產量的統(tǒng)計工作。如通過某區(qū)域的人數，每班次的產量,報紙或印刷品的出產數量，仿真游戲機中被擊中及發(fā)射次數的統(tǒng)計。當計數電路被變通使用時還可以用做:頻率計、長度測量、轉速測量等很多場合。計數芯片采用的是CD4518，CD4518二、十進制加法計數器管腳如上圖，該IC是一種同步加法計數器，在一個時裝中含有兩個可互換二、十進制計數器，（1或2腳；9或10腳），4路BCD碼輸出（36腳；1114腳）。 從4518應用手冊給出的真值表看，CD4518有兩個時鐘輸入端CP和EN（ENABLEA、B），若時鐘上升沿觸發(fā)，信號從CP端輸入，此時EN端接高電平“1”，若時鐘下降沿觸發(fā)，信號從EN端輸入，此時EN端接低電平“0”，只有滿足這些條件，電路才會處于計數狀態(tài)。 還從真值表里可以得出，利用EN端下降沿觸發(fā)的特點組成N位十進制計數器。從波形分析，當輸入端的計數脈沖到第10個時，電路自動復位0000狀態(tài)。因為CD4518沒有進位功能的引腳，所以應該充分利用第6腳或第14腳輸出脈沖的下降沿，利用該脈沖和EN端相連，就可以實現電路進位的功能。另外CD4518波形參數表中可以查到其RESET端所需的清零電平寬度在VCC=5V時應該大于250ns，即清零信號寬度應至少大于250ns才能有效的將計數清零。其工作時序波形如下：波形圖三、譯碼裝置 CD4518是二
公司管理相關推薦
鄂ICP備17016276號-1