【文章內容簡介】 09A 框圖 此次設計采用 TMS320VC5509ADSP 芯片，他是美國 TI 公司推出的一款高性能定點數字信號處理器（ DSP）并被推薦使用在現行的電子設計中。它具有下列特征： ∕數據存儲器映射，映射包括可由 24 位地址訪問的 16M 字節(jié)的程序空間和可由 23 位地址訪問的 8M 字的數據空間。 字的用于和外圍設備通信的 I∕ O 空間。 16 位和 32 位出棧、壓棧操作的軟件堆棧。用戶可以用它來做數據存儲和取回。 CPU 用 這些堆棧來進行自動的現場保護（響應調用或中斷）和恢復（返回調用或被中斷的代碼序列）。 。 1 條 32 位的數據總線和 1 條 24 位的地址總線支持取指。 3 條 16 位的數據總線和 3 條 24 位的地址總線用于向 CPU 傳輸數據，2 條 16 位的數據總線和 2 條 24 位的地址總線用于從 CPU 傳輸數據。 個指令緩沖器和 1 個獨立的取出機制。因此，取指獨立于其他的 CPU 操作。 ： 1 個 40 位的算術邏輯單元（ ALU）、 1 個 16 位的 ALU、 1 個40 位的移位器、 2 個乘法累加器（ MAC）。在一 個周期內，每個 MAC 可執(zhí)行一次 17 位乘 17 位的乘法運算（分數或是整數）和一次帶有可選的 32∕ 40 位飽和度的 40 位加法或減法運算。 。流水線保護機制在必要的時候插入等待周期以防止讀寫操作脫離預期順序。 、循環(huán)尋址和位反轉尋址。 （或屏蔽）某些可屏蔽的中斷。 兼容模式支持原來為 TMS320C54 DSP 編寫的代碼。 CPU C55xCPU 含有 12 組內部獨立總線和 5 個功能單元： 1 組 24 位的 程序地址總線（ PAB）； 1 組 32 位的程序 數據總線（ PB）； 3 組 24 位數據讀地址總線（ BAB、 CAB、 DAB）； 3 組 16 位數據讀總線（ BB、 CB、 DB）； 2 組 24 位數據寫地址總線（ EAB、 FAB）； 2 組 16 位數據寫總線（ EB、 FB）； 指令緩沖單元（ I 單元）； 程序流單元（ P 單元）； 地址 數據流單元（ A 單元）； 安徽理工大學畢業(yè)設計（論 文） 8 數據運算單元（ D 單元）； 儲存器接口單元（ M 單元） ； B B , D B , C B 數 據 “ 讀 ” 數 據 總 線 1 6 位B A B 、 C A B 、 D A B 數 據 “ 讀 ” 地 址 總 線 2 4 位P B 程 序 “ 讀 ” 數 據 總 線 3 2 位P A B 程 序 “ 讀 ” 地 址 總 線 2 4 位存 儲 器 緩 沖 單 元M 單 元緩 沖 指 令單 元 I 單 元程 序 控 制單 元 P 單 元緩 沖 指 令單 元 I 單 元緩 沖 指 令單 元 I 單 元E B 、 F B 數 據 “ 寫 ” 數 據 總 線 1 6 位E A B 、 F A B 數 據 “ 寫 ” 地 址 總 線 2 4 位 圖 22 C55x 的 CPU 結構 如上圖 22 所示。相應的屬于 C55x 的 TMS320VC5509A 的 CPU 內部總線由一條讀指令地址總線（ 24 位），一條讀指令數據總線（ 32 位），三條讀數據地址總線（ 24 位），三條讀數據數據總線（ 16 位），兩條寫數據地址總線（ 24 位）組成，兩條寫數據數據總線（ 16 位）。這些總線在一個時鐘周期內能完成三次讀數據操作和兩次寫數據操作。 CPU提供兩個 MAC 支持乘加運算單元，每個 MAC 可以完成一次 17 位 17 位的乘法運算和一次 40 位的加法運算，結果送入累加器。采用兩段分離的流水線，第一段為指令流水線，第二段為執(zhí)行流水線。在指令流水線階段， CPU 從程序空間 取得 32 位的程序代安徽理工大學畢業(yè)設計（論 文） 9 碼，并將這些代碼裝入指令緩沖隊列，對指令緩沖隊列里的指令進行預解碼。在執(zhí)行流水線階段， CPU 對讀回的指令進行解碼，讀寫數據并運算。 儲存空間 C55x 采用統(tǒng)一的儲存空間和 I/O 空間。 C55x 的片內儲存空間共有 352KB（ 176K字），外部儲存空間共有 16MB（ 8M 字）。支持的儲存器類型有異步 SRAM、異步 EPROM、同步 DRAM、同步突發(fā) SRAM。 TMS320VC5509A 提供了統(tǒng)一編址的數據 /程序地址空間。內部存儲空間為 320K 字節(jié)（ 128K 字） RAM 和 32K 字 ROM）。其中 DARAM 為 64K，由 8 個 8K 字節(jié)的塊組成，每一個 DARAM 塊在一個周期內能訪問兩次。 SARAM 為 192K，由 24 個 8K 字節(jié)的塊組成，每一個 SDRAM 塊在一個周期內只能訪問一次。 ROM 由一個 32K 字節(jié)的塊和兩個 16K 字節(jié)的塊組成，當 ST3 寄存器的 MPNMC 位被置 1 時，地址為 FF0000h 到FFFFFFh 的存儲區(qū)被配置為外部存儲空間 CE3，當置 0 時，這個區(qū)間被配置為內部ROM。 由于 5509A 的 CPU 內部的地址總線為 24 位，所以它的尋址范圍為 16MB，地址從0x000000 到 0xFFFFFF，這 16MB 空間既可作為數據空間，又可作為程序空間，這就是所謂的統(tǒng)一編址。 5509A 的外部存儲空間被分成了 4 個空間。每一個空間都有一個片選使能信號 CEn，用來選中被訪問的空間。由于 LPQF 封裝的 5509A 外部有 14 根地址線，所以對于每一個 CE 空間來說，最多只能外擴 16K 字節(jié)的異步存儲器或者 4M 字節(jié)的SDRAM。 片上外設 片上外設是指片內除 CPU 以外的電路模塊，如 ADC、時鐘發(fā)生器、實時時鐘、通用計時器等，下面介紹將要用到的片上外設 ： 。 5509A 內部集成了時鐘發(fā)生器。該時 鐘發(fā)生器由一個數字鎖相（ DPLL）和一個控制寄存器組成。在控制寄存器進行不同的操作，能對外部輸入的時鐘頻率進行分頻、倍頻和鎖相，為 5509A 的 CPU 及外圍電路提供工作時鐘。為了降低功耗，時鐘發(fā)生器加入了空閑（ IDEL）模式，在該模式下沒有輸出信號。時鐘發(fā)生器產生的時鐘信號可以直接或通過倍頻、分頻電路處理后經由 CLKOUT 引腳輸出。 5509A 支持兩類外部存儲器接口，即異步存儲器接口和同步存儲器接口。 5509A 的外部存儲器接口（ EMIF）通過 14 條地址總線， 16 條數據總線和 4 個片選信 號等控制信號支持不同類型的外部存儲器件。不同的外部存儲器具有不同的特點和適用范圍。異步存儲器包括 RAM， ROM 和 FLASH 等，這是一種比較傳統(tǒng)的存儲器，它不需要時鐘，安徽理工大學畢業(yè)設計（論 文） 10 一般容量較大，存儲的數據不易丟失； SDRAM 具有較高的性價比，而且容量大，但是此類型存儲器結構比較復雜，數據保持時間較短，需要不斷刷新數據； SBSRAM 是一種比較昂貴的存儲器，但是通過流水線模式訪問可實現快速的數據讀寫，多用于數據量較大和數據交換速度較快的場合。如圖 23 所示 存 儲 器 映 射 寄 存 器D A R A M ／ H P I 訪 問D A R A MS A R A M外 部 存 儲 空 間C E 0外 部 存 儲 空 間C E 1外 部 存 儲 空 間C E 2外 部 存 儲 空 間C E 3R O MM P N M C = 0R O MM P N M C = 0S R O MM P N M C = 0S R O M = 0C E 3M P N M C = 1C E 3M P N M C = 1C E 3M P N M C = 1字 節(jié) 地 址 塊 大 小0 0 0 0 0 00 0 0 0 C 00 0 8 0 0 00 4 0 0 0 04 0 0 0 0 00 1 0 0 0 0C 0 0 0 0 08 0 0 0 0 0F F 0 0 0 0F F C 0 0 0F F 8 0 0 0F F F F F F3 2 K 1 9 2 K 字 節(jié)3 2 K 字 節(jié)1 9 2 K 字 節(jié)1 6 K 異 步 存 儲 器 或4 M 2 5 6 K 的 S D R A M1 6 K 異 步 存 儲 器 或4 M 的 S D R A M1 6 K 異 步 存 儲 器 或4 M 的 S D R A M （ M P N M C = 0 ）6 4 K 的 R O M （ M P N M C = 1 ）3 2 K 字 節(jié)1 6 K 異 步 存 儲 器 或4 M 的 S D R A M1 6 K 字 節(jié)1 6 K 字 節(jié) 圖 23 TMS320VC5509A 儲存器框圖 5509A 的數據空間和程序空間在物理上是相同的，它們采用同樣的編址方式。其中每個 CE 空間都支持異步和同步存儲器， EMIF 接口的 4 個獨立的片選空間對應的地址如圖所示，通過各 CE 空間控制寄存器的 MTYPE 域進行不同類型的存儲器配置 安徽理工大學畢業(yè)設計（論 文） 11 TMS320VC5509A 的引腳 該系統(tǒng)采用 144 引腳 LQPF 封裝的 TMS320VC5509A，其封裝如圖 24 所示： 圖 24 TMS320VC5509A 的 LQPF 封裝 第一類并行總線引腳 A[13:0]： C55x 內核的并行地址總線 A13 ~A0 的外部引腳。這些引腳有 3 種功能： HPI地址線（ [13:0]）、 EMIF 地址總線（ [13:0]）、通用輸入輸出（ [13:0]）。 D[15:0]： C55x 內核的雙向數據總線 D15 ~D0 的外部引腳。這些引腳有兩種功能： EMIF數據總線（ [15:0]）、 HPI 數據總線 ([15:0])。 C0： EMIF 異步存儲器讀選通（ ）、通用輸入輸出口 8（ ）。 C1： EMIF 異步輸出使能（ ） 、 HPI 中斷輸出 /從 DSP 到主機（ ）。 C2： EMIF 異步存儲器寫選通（ ）或 HPI 讀∕寫（ ∕ W）。 C3： EMIF 數據輸入準備就緒（ ）或 HPI 輸出準備就緒（ ）。 安徽理工大學畢業(yè)設計（論 文） 12 C4：存儲空間 CE0 的 EMIF 片選信號（ ）或通用輸入輸出口 9（ ）。 C5：存儲空間 CE1 的 EMIF 片選信號（ ）或通用輸入輸出口 10（ ）。 C6：存儲空間 CE2的 EMIF片選信號（ ）或 HPI訪問控制信 號 0（ ）。 C7：存儲空間 CE3 的 EMIF 片選信號（ ）、通用輸入輸出口 11（ ）或HPI 訪問控制信號 1（ ）。 C8： EMIF 字節(jié)使能控制 0（ ）或 HPI 字節(jié)辨識（ ）。 C9:： EMIF 字節(jié)使能控制 1（ ）或 HPI 字節(jié)辨識（ ）。 C10： EMIF SDRAM 行選通信號（ ）、 HPI 地址選通信號（ ）或通用輸入輸出口 12（ ）。 C11:： EMIF SDRAM 列選通信號（ ）或 HPI 片選輸入信號（ ）。 C12:： EMIF SDRAM 寫使能信號（ ）或 HPI 數據選通信號 1（ ）。 C13:： SDRAM A10 地址線（ ）或通用輸入輸出口 13（ ）。 C14:： SDRAM 存儲時鐘信號（ ）或 HPI 數據選通信號 2（ ）。 第二類初始化、中斷和復位引腳 INT[4:0]:外部中斷請求信號，屬于為可屏蔽中斷，并且可由 中斷使能寄存（ IER）和中斷方式位屏蔽。 INT[4:0]可以通過中斷標志寄存器（ IFR）進行查詢和復位。 RESET：復位信號，低電平有效。使 DSP 終止程序執(zhí)行并使得程序計數器指向 FF8000H處。當引腳電平為高時，從程序存儲器 FF8000H 處開始執(zhí) 行；影響寄存器和狀態(tài)位；此引腳在使用時需要外接上拉電阻，以保證其不處于不穩(wěn)定狀態(tài)導致 DSP 工作的不正常。 第三類片內外設類引腳 １．通用 I/O 口 GPIO[7:6， 4:0]：可配置為輸入或輸出口；當配置為輸出引腳時，可單獨配置或復位；復位完成后， CPU Bootloader 電路采樣芯片引腳 GPIO[3~0]決定啟動方式，以決定程序從何種存儲外設中啟動。 ２．外部標志輸出 XF：輸出引腳，用于配置其他處理器的復用狀態(tài)或作為通用輸出引腳。 指令“ BSET XF”可以使 XF 輸出電平為高；指令“ BCLR XF”可以使 XF 輸出電平為低；加載 位可以控制 XF 輸出電平。通常該引腳可以用來測試程序是否運行正常。 ３．時鐘信號 CLKOUT：時鐘輸出引腳，可通過該引腳為另一處理器提供時鐘； CLKOUT 周期為 CPU的機器周期；當 /OFF 為低電平時， CLKOUT 呈高阻狀態(tài)。 安徽理工大學畢業(yè)設計（論 文） 13 X2∕ CLKIN: 時鐘振蕩器輸入引腳；若使用內部時鐘，用來外接晶體電路；若使用外部時鐘，該引腳接外部時鐘輸入。 X1：由內部系統(tǒng)振蕩器到晶體的輸出引腳。若不使用內部振蕩器時， X1 引腳懸空。當OFF 為低， X1 不會處于高阻狀態(tài)。 ４．定時器