【文章內(nèi)容簡介】 個(gè)數(shù)，最小為18 AD50寄存器4比特位描述7D7=1：旁通內(nèi)部PLL，D7=0：使能內(nèi)部PLL64采樣頻率選擇（N）：fs=MCLK/(128180。N)或MCLK/(512180。N)，001b:N=1，010b:N=2，000b:N=832D3D2=11b：模擬輸入增益關(guān)閉D3D2=10b：模擬輸入增益=12 dB D3D2=01b：模擬輸入增益=6 dB D3D2=00b：模擬輸入增益=0 dB10D1D0=11b：模擬輸出增益關(guān)閉 D1D0=10b：模擬輸出增益=12 dB D1D0=01b：模擬輸出增益=6 dB D1D0=00b：模擬輸出增益=0 dB第3章 以DSP為核心處理系統(tǒng)的硬件設(shè)計(jì) 系統(tǒng)框圖本設(shè)計(jì)是以DSP為中心，通過串行口和數(shù)模/模數(shù)轉(zhuǎn)換器進(jìn)行硬件連接，討論了如何利用多通道緩沖串口MCBSP與NMA結(jié)合的方式實(shí)現(xiàn)語音信號(hào)的采集和處理，闡述了語音壓縮的原理和軟件設(shè)計(jì)方法。以為中心DSP的外圍電路包括中斷，復(fù)位，電源，和時(shí)鐘電路等。TMS320VC5402片內(nèi)有4k16bits的ROM和16k16bits的DARAM，考慮到DSP工作時(shí)內(nèi)部存儲(chǔ)器容量可能不足，則有必要添加外部數(shù)據(jù)存儲(chǔ)器，程序存儲(chǔ)器等。本章節(jié)主要以DSP為核心處理系統(tǒng)的作外部硬件電路設(shè)計(jì)，并敘述其工作原理。 系統(tǒng)框圖 復(fù)位電路在上電或復(fù)位過程中，控制CPU的復(fù)位狀態(tài)：這段時(shí)間內(nèi)讓CPU保持復(fù)位狀態(tài)，防止CPU發(fā)出錯(cuò)誤的指令、執(zhí)行錯(cuò)誤操作，也可以提高電磁兼容性能。：TMS320C54x與其他微處理器一樣，在啟動(dòng)時(shí)都需要復(fù)位。使CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始工作。TMS320C54x的復(fù)位信號(hào)是從RST引腳輸入到芯片內(nèi)的施密特觸發(fā)器中的。當(dāng)系統(tǒng)處于正常的工作狀態(tài)時(shí)，且振蕩器穩(wěn)定后，如RST引腳上有一個(gè)高電平并維持2個(gè)機(jī)器周期（24個(gè)振蕩周期），則CPU就可以響應(yīng)并將系統(tǒng)復(fù)位。因外部復(fù)位信號(hào)與內(nèi)部時(shí)鐘是異步的，所以在每個(gè)機(jī)器周期的S5P2都對(duì)RST引腳上的狀態(tài)采樣。當(dāng)在RST端采樣到“1”信號(hào)且該信號(hào)維持19個(gè)振蕩周期以后，將ALE和PSEN接成高電平，使器件復(fù)位，在RST端電壓變低后，經(jīng)1個(gè)～2個(gè)機(jī)器周期后退出。PSEN引腳拉成低電平，則會(huì)引起芯片進(jìn)入不定狀態(tài)。 時(shí)鐘電路。在圖中給出了外接元件，即外接晶體及電容C1，C2，并組成并聯(lián)諧振電路，在電路中對(duì)電容C2和C3的值要求不是很嚴(yán)格，如使用高質(zhì)的晶振，則不管頻率為多少，C1，C2通常都選擇30pF。有時(shí)，在某些應(yīng)用場合為了降低成本，晶體振蕩器用陶瓷振蕩器代替，則電容C1，C2的值取47pf。我選用內(nèi)部振蕩電路，電容C2，C3的值取30pf。 DSP與閃存（Flash ROM）的接口閃存是一種長壽命的非易失真（在斷電情況下仍能保持所存數(shù)據(jù)信息的）存儲(chǔ)器。閃存比可擦除只讀存儲(chǔ)器（EEPROM）的更新速度快，由于其斷電時(shí)仍能保存數(shù)據(jù)，閃存通常被用來保存設(shè)置信息。 Flash與DSP的連接 DSP與高速緩存（SRAM）的接口SRAM不需要配合內(nèi)存刷新電路即可保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)，是置于CPU與主存之間的高速緩存。在這里TMS320C5402外部擴(kuò)充用的高速緩存芯片為GS71116。 GS71116與DSP的連接 電源設(shè)計(jì)為了降低芯片功耗，C54x系列芯片大部分都采用低電壓設(shè)計(jì)，并且采用雙電源供電，即內(nèi)核電源CVDD：，主要為芯片的內(nèi)部邏輯提供電壓，包括CPU、時(shí)鐘電路和所有的外設(shè)邏輯；I/O電源DVDD：，主要供I/O接口使用?？芍苯优c外部低壓器件接口，而無需額外的電平變換電路。DSP芯片采用的供電方式，主要取決于應(yīng)用系統(tǒng)中提供什么樣的電源。在實(shí)際中，本設(shè)計(jì)采用TI公司提供的雙電源芯片： TPS73HD318電源的最大輸出電流為750mA，并且提供兩個(gè)寬度為200ms的低電平復(fù)位脈沖。 由TPS73HD318芯片組成的雙電源電路28第4章 語音存儲(chǔ)與回放系統(tǒng)的總體的硬件設(shè)計(jì) 總體方案 本設(shè)計(jì)利用AD/DA轉(zhuǎn)換器AD50將由MIC輸入的模擬信號(hào)轉(zhuǎn)換為16位數(shù)字信號(hào)送入DSP中進(jìn)行壓縮處理，壓縮處理后的數(shù)據(jù)經(jīng)過解壓后再送至DA轉(zhuǎn)換器轉(zhuǎn)換為模擬信號(hào)，有SPEAKER口輸出，壓縮和解壓用A律格式，從而實(shí)現(xiàn)語言信號(hào)的存儲(chǔ)與回放。 總體框圖 。語音信號(hào)放大器經(jīng)過前段放大器TLC2272ACD放大、帶通濾波、單輸入信號(hào)轉(zhuǎn)換為差分信號(hào)后，送入AD50C的A/D轉(zhuǎn)換器的差分輸入端INP和INM。A/D轉(zhuǎn)換器將輸入的模擬信號(hào)轉(zhuǎn)換為以2進(jìn)制補(bǔ)碼表示的數(shù)字信號(hào)。 模擬信號(hào)輸入。經(jīng)D/A轉(zhuǎn)換、內(nèi)部低通濾波恢復(fù)的模擬信號(hào)從AD50C的OUTP管腳輸出。外部放大濾波器選用LM386運(yùn)算放大器，放大后的信號(hào)送揚(yáng)聲器還原成聲音。 模擬信號(hào)輸出 DSP與音頻處理芯片的硬件接口設(shè)計(jì) 多通道緩沖串行口McBSPTMS320VC5402具有2個(gè)McBSP,MCBSP即多通道緩沖串行接口，是一種多功能的同步串行接口，具有通道數(shù)量多（發(fā)送和接受通道做多可達(dá)到128路),數(shù)據(jù)格式選擇范圍寬等優(yōu)點(diǎn)。，McBSP在結(jié)構(gòu)上可以分為數(shù)據(jù)通道和控制通道兩大部分，并且通過7個(gè)引腳與外部相連。DX引腳發(fā)送數(shù)據(jù)，DR引腳接收數(shù)據(jù)，其他幾個(gè)引腳提供控制信號(hào)：時(shí)鐘信號(hào)和幀同步信號(hào)。 McBSP組成框圖其中7個(gè)引腳信號(hào)的功能有CLKX:串行發(fā)送器位；FSX:串行發(fā)送器幀同步位；DX:串行發(fā)送器數(shù)據(jù)引腳；CLKX:串行接收器位；FSR:串行接收器幀同步位；DR:串行接收器數(shù)據(jù)引腳；CLKS:外部位時(shí)鐘輸入引腳。 TMS320VC5402與TLC320AD50C的接口設(shè)計(jì)硬件連接采用AD50為主控模式, 向VC5402的McBSP0(從設(shè)備)提供時(shí)鐘信號(hào),并控制數(shù)據(jù)的傳輸過程。而AD50的MCLK上的時(shí)鐘由VC5402的晶振通過CPLD分頻得到。MCLK提供AD50和C5402間的數(shù)據(jù)傳輸時(shí)鐘和幀同步時(shí)鐘。 TMS320C5402與TLC320AD50C的連接 AD50與TMS320VC5402是以SPI方式連接的。AD50工作在主機(jī)模式（M/S=1），提供SCLK（數(shù)據(jù)移位時(shí)鐘）和FS（幀同步脈沖）,主模式下通信的是音頻數(shù)據(jù)。TMS320VC5402工作于SPI方式的從機(jī)模式，BCLKX1和BFSX1為輸入引腳，在接數(shù)據(jù)和發(fā)數(shù)據(jù)時(shí)都是利用外界時(shí)鐘和移位脈沖從模式下則是用來讀/寫控制存儲(chǔ)器的值。 DSP與AD50的數(shù)據(jù)交換是通過串口0(MCBSP0)實(shí)現(xiàn)的。其中MCBSP多通道緩沖串口數(shù)據(jù)的接收是通過3級(jí)緩沖完成的,即引腳DR上的數(shù)據(jù)先到達(dá)移位寄存器RSR,當(dāng)收到一個(gè)滿字之后數(shù)據(jù)被裝載到數(shù)據(jù)接收寄存器RBR中,最后數(shù)據(jù)才被拷貝到接收數(shù)據(jù)寄存器DRR中。DSP通過串口0接收AD50采集的數(shù)字音頻信號(hào),并將音頻信號(hào)傳入AD50。第5章 系統(tǒng)的軟件設(shè)計(jì) 系統(tǒng)軟件設(shè)計(jì) 程序流程圖數(shù)據(jù)的存儲(chǔ)與回放是由DSP的DMA和Mc BSP相結(jié)合來完成的，本系統(tǒng)需要使用1個(gè)多通道緩沖串行口和2個(gè)DMA通道。，語音存儲(chǔ)與回放系統(tǒng)首先應(yīng)當(dāng)對(duì)DSP與McBSP以及AD50進(jìn)行初始化，然后語音信號(hào)經(jīng)A/D轉(zhuǎn)換輸入DSP。由DSP進(jìn)行壓縮與存儲(chǔ)，由存儲(chǔ)器判斷是否存滿信號(hào)，使存儲(chǔ)信號(hào)最大化，以達(dá)到理想錄音時(shí)長。再經(jīng)過數(shù)據(jù)解壓和D/A轉(zhuǎn)換，最后輸出模擬語音信號(hào)。開始初始化DSP及MCBSP語音信號(hào)經(jīng)A/D轉(zhuǎn)換輸入語音數(shù)據(jù)壓縮初始化AD50存儲(chǔ)數(shù)據(jù)包存存滿？語言數(shù)據(jù)解壓語言信號(hào)經(jīng)過D/A轉(zhuǎn)換輸出結(jié)束NY 系統(tǒng)流程圖 程序調(diào)試的主要步驟（1） TMS320VC5402串口的初始化。首先將DSP串口復(fù)位，再對(duì)串口0的寄存器進(jìn)行編程，使DSP串口工作在以下狀態(tài)：以SPI模式運(yùn)行，每幀一個(gè)字，每字16bit，幀同步脈沖低電平有效，并且?guī)叫盘?hào)和和移位時(shí)鐘信號(hào)由外部產(chǎn)生。（2） AD50C的初始化。該初始化操作過程包括通過對(duì)TMS320VC5402的同步串口發(fā)送2串16bit數(shù)字信息到AD50。第一串為0000 0000 0000 0000 0001B,最低有效位（bits0）為1,說明下一個(gè)要傳輸?shù)臄?shù)據(jù)屬于次通信。第二個(gè)數(shù)據(jù)用來對(duì)AD50C的4個(gè)控制寄存器的某一個(gè)位置進(jìn)行配置。15~11位為0,10~8位為所選寄存器地址，7~0位為所選寄存器的編程值。通過對(duì)4個(gè)可編程控制寄存器編程，使AD50C工作在以下狀態(tài)：選擇INP/INM為工作模擬輸入，15+1bitADC和15+1ADC模式，不帶從機(jī)，采樣頻率為8KHz，模擬信號(hào)輸入和放大增益均為0db。4個(gè)寄存器初始化需要4個(gè)主通信和次通信。（3） 壓擴(kuò)算法的實(shí)現(xiàn)。TMS320VC5402內(nèi)部的緩沖串口（McBSP）帶有硬件實(shí)現(xiàn)的μ率和A率壓縮解壓，用戶只需要在相應(yīng)寄存器