【文章內容簡介】 個數，最小為18 AD50寄存器4比特位描述7D7=1：旁通內部PLL，D7=0：使能內部PLL64采樣頻率選擇（N）：fs=MCLK/(128180。N)或MCLK/(512180。N)，001b:N=1，010b:N=2，000b:N=832D3D2=11b：模擬輸入增益關閉D3D2=10b：模擬輸入增益=12 dB D3D2=01b：模擬輸入增益=6 dB D3D2=00b：模擬輸入增益=0 dB10D1D0=11b：模擬輸出增益關閉 D1D0=10b：模擬輸出增益=12 dB D1D0=01b：模擬輸出增益=6 dB D1D0=00b：模擬輸出增益=0 dB第3章 以DSP為核心處理系統(tǒng)的硬件設計 系統(tǒng)框圖本設計是以DSP為中心，通過串行口和數模/模數轉換器進行硬件連接，討論了如何利用多通道緩沖串口MCBSP與NMA結合的方式實現語音信號的采集和處理，闡述了語音壓縮的原理和軟件設計方法。以為中心DSP的外圍電路包括中斷，復位，電源，和時鐘電路等。TMS320VC5402片內有4k16bits的ROM和16k16bits的DARAM，考慮到DSP工作時內部存儲器容量可能不足，則有必要添加外部數據存儲器，程序存儲器等。本章節(jié)主要以DSP為核心處理系統(tǒng)的作外部硬件電路設計，并敘述其工作原理。 系統(tǒng)框圖 復位電路在上電或復位過程中，控制CPU的復位狀態(tài)：這段時間內讓CPU保持復位狀態(tài)，防止CPU發(fā)出錯誤的指令、執(zhí)行錯誤操作，也可以提高電磁兼容性能。：TMS320C54x與其他微處理器一樣，在啟動時都需要復位。使CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始工作。TMS320C54x的復位信號是從RST引腳輸入到芯片內的施密特觸發(fā)器中的。當系統(tǒng)處于正常的工作狀態(tài)時，且振蕩器穩(wěn)定后，如RST引腳上有一個高電平并維持2個機器周期（24個振蕩周期），則CPU就可以響應并將系統(tǒng)復位。因外部復位信號與內部時鐘是異步的，所以在每個機器周期的S5P2都對RST引腳上的狀態(tài)采樣。當在RST端采樣到“1”信號且該信號維持19個振蕩周期以后，將ALE和PSEN接成高電平，使器件復位，在RST端電壓變低后，經1個～2個機器周期后退出。PSEN引腳拉成低電平，則會引起芯片進入不定狀態(tài)。 時鐘電路。在圖中給出了外接元件，即外接晶體及電容C1，C2，并組成并聯諧振電路，在電路中對電容C2和C3的值要求不是很嚴格，如使用高質的晶振，則不管頻率為多少，C1，C2通常都選擇30pF。有時，在某些應用場合為了降低成本，晶體振蕩器用陶瓷振蕩器代替，則電容C1，C2的值取47pf。我選用內部振蕩電路，電容C2，C3的值取30pf。 DSP與閃存（Flash ROM）的接口閃存是一種長壽命的非易失真（在斷電情況下仍能保持所存數據信息的）存儲器。閃存比可擦除只讀存儲器（EEPROM）的更新速度快，由于其斷電時仍能保存數據，閃存通常被用來保存設置信息。 Flash與DSP的連接 DSP與高速緩存（SRAM）的接口SRAM不需要配合內存刷新電路即可保存它內部存儲的數據，是置于CPU與主存之間的高速緩存。在這里TMS320C5402外部擴充用的高速緩存芯片為GS71116。 GS71116與DSP的連接 電源設計為了降低芯片功耗，C54x系列芯片大部分都采用低電壓設計，并且采用雙電源供電，即內核電源CVDD：，主要為芯片的內部邏輯提供電壓，包括CPU、時鐘電路和所有的外設邏輯；I/O電源DVDD：，主要供I/O接口使用?？芍苯优c外部低壓器件接口，而無需額外的電平變換電路。DSP芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什么樣的電源。在實際中，本設計采用TI公司提供的雙電源芯片： TPS73HD318電源的最大輸出電流為750mA，并且提供兩個寬度為200ms的低電平復位脈沖。 由TPS73HD318芯片組成的雙電源電路28第4章 語音存儲與回放系統(tǒng)的總體的硬件設計 總體方案 本設計利用AD/DA轉換器AD50將由MIC輸入的模擬信號轉換為16位數字信號送入DSP中進行壓縮處理，壓縮處理后的數據經過解壓后再送至DA轉換器轉換為模擬信號，有SPEAKER口輸出，壓縮和解壓用A律格式，從而實現語言信號的存儲與回放。 總體框圖 。語音信號放大器經過前段放大器TLC2272ACD放大、帶通濾波、單輸入信號轉換為差分信號后，送入AD50C的A/D轉換器的差分輸入端INP和INM。A/D轉換器將輸入的模擬信號轉換為以2進制補碼表示的數字信號。 模擬信號輸入。經D/A轉換、內部低通濾波恢復的模擬信號從AD50C的OUTP管腳輸出。外部放大濾波器選用LM386運算放大器，放大后的信號送揚聲器還原成聲音。 模擬信號輸出 DSP與音頻處理芯片的硬件接口設計 多通道緩沖串行口McBSPTMS320VC5402具有2個McBSP,MCBSP即多通道緩沖串行接口，是一種多功能的同步串行接口，具有通道數量多（發(fā)送和接受通道做多可達到128路),數據格式選擇范圍寬等優(yōu)點。，McBSP在結構上可以分為數據通道和控制通道兩大部分，并且通過7個引腳與外部相連。DX引腳發(fā)送數據，DR引腳接收數據，其他幾個引腳提供控制信號：時鐘信號和幀同步信號。 McBSP組成框圖其中7個引腳信號的功能有CLKX:串行發(fā)送器位；FSX:串行發(fā)送器幀同步位；DX:串行發(fā)送器數據引腳；CLKX:串行接收器位；FSR:串行接收器幀同步位；DR:串行接收器數據引腳；CLKS:外部位時鐘輸入引腳。 TMS320VC5402與TLC320AD50C的接口設計硬件連接采用AD50為主控模式, 向VC5402的McBSP0(從設備)提供時鐘信號,并控制數據的傳輸過程。而AD50的MCLK上的時鐘由VC5402的晶振通過CPLD分頻得到。MCLK提供AD50和C5402間的數據傳輸時鐘和幀同步時鐘。 TMS320C5402與TLC320AD50C的連接 AD50與TMS320VC5402是以SPI方式連接的。AD50工作在主機模式（M/S=1），提供SCLK（數據移位時鐘）和FS（幀同步脈沖）,主模式下通信的是音頻數據。TMS320VC5402工作于SPI方式的從機模式，BCLKX1和BFSX1為輸入引腳，在接數據和發(fā)數據時都是利用外界時鐘和移位脈沖從模式下則是用來讀/寫控制存儲器的值。 DSP與AD50的數據交換是通過串口0(MCBSP0)實現的。其中MCBSP多通道緩沖串口數據的接收是通過3級緩沖完成的,即引腳DR上的數據先到達移位寄存器RSR,當收到一個滿字之后數據被裝載到數據接收寄存器RBR中,最后數據才被拷貝到接收數據寄存器DRR中。DSP通過串口0接收AD50采集的數字音頻信號,并將音頻信號傳入AD50。第5章 系統(tǒng)的軟件設計 系統(tǒng)軟件設計 程序流程圖數據的存儲與回放是由DSP的DMA和Mc BSP相結合來完成的，本系統(tǒng)需要使用1個多通道緩沖串行口和2個DMA通道。，語音存儲與回放系統(tǒng)首先應當對DSP與McBSP以及AD50進行初始化，然后語音信號經A/D轉換輸入DSP。由DSP進行壓縮與存儲，由存儲器判斷是否存滿信號，使存儲信號最大化，以達到理想錄音時長。再經過數據解壓和D/A轉換，最后輸出模擬語音信號。開始初始化DSP及MCBSP語音信號經A/D轉換輸入語音數據壓縮初始化AD50存儲數據包存存滿？語言數據解壓語言信號經過D/A轉換輸出結束NY 系統(tǒng)流程圖 程序調試的主要步驟（1） TMS320VC5402串口的初始化。首先將DSP串口復位，再對串口0的寄存器進行編程，使DSP串口工作在以下狀態(tài)：以SPI模式運行，每幀一個字，每字16bit，幀同步脈沖低電平有效，并且?guī)叫盘柡秃鸵莆粫r鐘信號由外部產生。（2） AD50C的初始化。該初始化操作過程包括通過對TMS320VC5402的同步串口發(fā)送2串16bit數字信息到AD50。第一串為0000 0000 0000 0000 0001B,最低有效位（bits0）為1,說明下一個要傳輸的數據屬于次通信。第二個數據用來對AD50C的4個控制寄存器的某一個位置進行配置。15~11位為0,10~8位為所選寄存器地址，7~0位為所選寄存器的編程值。通過對4個可編程控制寄存器編程，使AD50C工作在以下狀態(tài)：選擇INP/INM為工作模擬輸入，15+1bitADC和15+1ADC模式，不帶從機，采樣頻率為8KHz，模擬信號輸入和放大增益均為0db。4個寄存器初始化需要4個主通信和次通信。（3） 壓擴算法的實現。TMS320VC5402內部的緩沖串口（McBSP）帶有硬件實現的μ率和A率壓縮解壓，用戶只需要在相應寄存器